›
›

Điện - Điện tử - Chương 4: Mạch logic

pdf 44 trang vanle 3330
Download
Bạn đang xem 20 trang mẫu của tài liệu "Điện - Điện tử - Chương 4: Mạch logic", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

  • pdfdien_dien_tu_chuong_4_mach_logic.pdf

Nội dung text: Điện - Điện tử - Chương 4: Mạch logic

  1. Chương 4 Mạch logic Th.S Đặng NgọcKhoa Khoa Điện-ĐiệnTử 1 Biểudiễnbằng biểuthức đạisố „ Một hàm logic n biếnbấtkỳ luôn có thể biểudiễndướidạng: „ Tổng củacáctích(Chuẩntắctuyển - CTT): là dạng tổng củanhiều thành phầnmàmỗi thành phầnlàtíchcủa đầy đủ n biến. „ Tích củacáctổng (Chuẩntắchội –CTH): là dạng tích của nhiều thành phầnmàmỗi thành phầnlàtổng của đầy đủ n biến. 2 1
  2. Biểudiễnbằng biểuthức đạisố „ Dạng chuẩntắctuyển Vị trí ABCF F = ∑(1,2,5,6) 0 000 0 F=ABC+ ABC + ABC + ABC 1 0 0 1 1 2 0 1 0 1 3 0 1 1 0 „ Dạng chuẩntắchội 4 1 0 0 0 5 1 0 1 1 F = ∏(0,3,4,7) 6 1 1 0 1 F = (A+B+C)(A+B+C)(A+B+C)(A+B+C) 7 1 1 1 0 3 Biểudiễnbằng biểuthức đạisố Chuẩntắt tuyển Chuẩntắchội ∑ ∏ Tổng củacáctích Tích củacáctổng Lưuý cácgiátrị 1 Lưuý cácgiátrị 0 X = 0 ghi X X = 0 ghi X X = 1 ghi X X = 1 ghi X 4 2
  3. Rút gọnmạch logic „ Làm cho biểuthứclogic đơngiảnnhấtvàdo vậymạch logic sử dụng ít cổng logic nhất. „ Hai mạch sau đây là tương đương nhau 5 Phương pháp rút gọn „ Có hai phương pháp chính để rút gọn mộtbiểuthức logic. „ Phương pháp biến đổi đạisố: sử dụng các định lý và các phép biến đổi Boolean để rút gọnbiểuthức. „ PhưongphápbìaKarnaugh: sử dụng bìa Karnuagh để rút gọnbiểuthứclogic 6 3
  4. Phương pháp biến đổi đạisố „ Sử dụng các định lý và các phép biến đổi Boolean để rút gọnbiểuthức. „ Ví dụ: Biểuthứcban đầu Rút gọn ABC+AB’(A’C’)’ A(B’+C) ABC+ABC’+AB’C A(B+C) A’C(A’BD)’+A’BC’D’+AB’C B’C+A’D’(B+C) (A’+B)(A+B+D)D’ BD’ ? 7 Ví dụ 4-1 „ Hãy rút gọnmạch logic sau 8 4
  5. Bài toán thiếtkế Hãy thiếtkế mộtmạch logic có: „ Ba ngõ vào „ Mộtngõra „ Ngõ ra ở mứccaochỉ khi đasố ngõ vào ở mứccao 9 Trình tự thiếtkế „ Bước1: Thiếtlậpbảng chân trị. A B C x 0 0 0 0 0 0 1 0 A 0 1 0 0 Mạch B x 0 1 1 1 logic C 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 10 5
  6. Trình tự thiếtkế „ Bước2: Thiếtlậpphương trình từ bảng chân trị. A B C x 0 0 0 0 x = ABC + ABC + ABC + ABC 0 0 1 0 0 1 0 0 0 1 1 1 A.B.C 1 0 0 0 1 0 1 1 A.B.C 1 1 0 1 A.B.C A.B.C 1 1 1 1 11 Trình tự thiếtkế „ Bước3: Rútgọnbiểuthứclogic x = ABC + ABC + ABC + ABC x = ABC + ABC + ABC + ABC + ABC + ABC x = BC + AC + AB 12 6
  7. Trình tự thiếtkế „ Bước4: Vẽ mạch logic ứng vớibiểuthức logic vừarútgọn x = BC + AC + AB 13 Ví dụ 4-1 „ Hãy thiếtkế mộtmạch logic có 4 ngõ vào A, B, C, D và một ngõ ra. Ngõ ra chỉở mứccaokhiđiệnáp(đượcmiêutả bởi4 bit nhị phân ABCD) lớnhơn6. 14 7
  8. Kếtquả 15 Ví dụ 4-3 „ Thiếtkế mạch logic điềukhiểnmạch phun nhiên liệutrongmạch đốtnhư sau: Cảmbiến để ngọnlửa ở giữaA vàB Cảmbiếncókhícần đốt 16 8
  9. Bìa Karnaugh 17 Phương pháp bìa Karnaugh „ Giống như bảng chân trị, bìa Karnaugh là mộtcách để thể hiệnmốiquanhệ giữacácmứclogic ngõ vào và ngõ ra. „ BìaKarnaughlàmộtphương pháp đượcsử dụng để đơngiảnbiểuthứclogic. „ Phương pháp này dễ thựchiệnhơnphương pháp đạisố. „ Bìa Karnaugh có thể thựchiệnvớibấtkỳ số ngõ vào nào, nhưng trong chương trình chỉ khảosátsố ngõ vào nhỏ hơn6. 18 9
  10. Định dạng bìa Karnaugh „ Mỗimộttrường hợptrongbảng chân trị tương ứng với 1 ô trong bìa Karnaugh „ Các ô trong bìa Karnaugh được đánh số sao cho 2 ô kề nhau chỉ khác nhau 1 giá trị. „ Do các ô kề nhau chỉ khác nhau 1 giá trị nên chúng ta có thể nhóm chúng lại để tạo một thành phần đơngiảnhơn ở dạng tổng các tích. 19 Bảng chân trị ⇒ K-map „ Mộtvídụ tương ứng giữabảng chân trị và bìa Karnaugh X Y Z Z X X Giátrị 0 Î 0 0 1 Y 1 1 Giátrị 1 Î 0 1 0 0 2 Giátrị 2 Î 1 0 1 Y 0 1 Giátrị 3 Î 1 1 1 1 3 20 10
  11. Xác định giá trị các ô X X X X Y 1 0 X Y Y 0 1 X Y Y 0 0 Y 0 0 X X X X Y 0 0 Y 0 0 Y 1 0 X Y Y 0 1 X Y 21 Nhóm các ô kề nhau X Y X X X Y Y 1 1 Y 0 0 Z = X Y + X Y = Y ( X + X ) = Y XX Y 1 1 Y Y 0 0 22 11
  12. Nhóm các ô lạivớinhau „ Nhóm 2 ô “1” kề nhau, loạirabiếnxuất hiện ở cả hai trạng thái bù và không bù. „ Nhóm 4 ô “1” kề nhau, loạira2 biếnxuất hiện ở cả hai trạng thái bù và không bù. „ Nhóm 8 ô “1” kề nhau, loạira3 biếnxuất hiện ở cả hai trạng thái bù và không bù. „ 23 K-map 2 biến: nhóm 2 X X X X Y 1 1 Y Y 1 0 X Y 0 0 Y 1 0 X X X X Y 0 0 Y 0 1 X Y 1 1 Y Y 0 1 24 12
  13. K-map 2 biến: nhóm 4 X X 1 Y 1 1 Y 1 1 25 Ví dụ K-map 2 biến R S T T R R 0 0 1 S 1 1 0 1 0 0 2 S 1 0 1 S 0 0 1 1 0 1 3 T = F(R,S) = S 26 13
  14. K-map 3 biến A B C Y 0 Î 0 0 0 1 Y 1 Î 0 0 1 0 A B A B A B A B 2 Î 0 1 0 1 C 1 1 1 0 3 Î 0 1 1 1 0 2 6 4 4 Î 1 0 0 0 C 0 1 0 0 1 3 7 5 5 Î 1 0 1 0 6 Î 1 1 0 1 7 Î 1 1 1 0 27 K-map 3 biến: nhóm 2 A B A B A B A B C 10 01 01 01 AB CBC C 10 01 01 01 28 14
  15. K-map 3 biến: nhóm 4 A B A B A B A B C 01 10 10 01 BACB C 01 10 10 01 29 K-map 3 biến: nhóm 8 A B A B A B A B C 1 1 1 1 1 C 1 1 1 1 30 15
  16. Bìa Karnaugh 4 biến F AB 00 01 11 10 A B C D F CD 0 0 0 0 1 0 0 0 1 0 00 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 01 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 11 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 0 10 1 1 1 1 0 31 Bìa Karnaugh 4 biến F AB 00 01 11 10 CD 00 Lưuý cácký hiệutrong 01 bìa Karnaugh 11 10 32 16
  17. Bìa Karnaugh 4 biến F AB 00 01 11 10 A B C D F CD 0 0 0 0 1 0 0 0 1 0 00 1 1 0 1 0 0 1 0 0 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 01 0 0 1 0 0 1 1 0 1 0 1 1 1 0 1 0 0 0 1 1 0 0 1 0 1 0 1 0 0 11 0 0 0 1 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 0 10 0 1 0 0 1 1 1 1 0 33 K-map 4 biến: nhóm 2 F AB CD 00 01 11 10 ACD 00 0 0 1 1 01 0 0 0 0 11 0 0 0 0 BCD 10 1 0 0 1 34 17
  18. K-map 4 biến: nhóm 4 F AB CD 00 01 11 10 00 0 0 0 0 CD 01 1 1 1 1 11 0 0 0 0 10 0 0 0 0 35 K-map 4 biến: nhóm 4 F AB CD 00 01 11 10 00 0 0 0 0 BD 01 0 1 1 0 11 0 1 1 0 10 0 0 0 0 36 18
  19. K-map 4 biến: nhóm 4 F AB CD 00 01 11 10 00 0 0 0 0 01 0 0 0 0 11 1 0 0 1 BC 10 1 0 0 1 37 K-map 4 biến: nhóm 4 F AB CD 00 01 11 10 00 1 0 0 1 01 0 0 0 0 11 0 0 0 0 BD 10 1 0 0 1 38 19
  20. K-map 4 biến: nhóm 8 F AB CD 00 01 11 10 00 0 1 1 0 B 01 0 1 1 0 11 0 1 1 0 10 0 1 1 0 39 K-map 4 biến: nhóm 8 F AB CD 00 01 11 10 00 1 1 0 0 A 01 1 1 0 0 11 1 1 0 0 10 1 1 0 0 40 20
  21. K-map 4 biến: nhóm 8 F AB CD 00 01 11 10 00 1 0 0 1 01 1 0 0 1 B 11 1 0 0 1 10 1 0 0 1 41 Rút gọnbằng bìa Karnaugh „ Bước1: Biểudiễnhàmđãchotrênbìa Karnaugh. „ Bước 2: Nhóm các ô có giá trị bằng 1 theo các quy tắc: „ Tổng các ô là lớnnhất. n „ Tổng các ô phảilà2 (n nguyên). „ Các ô này phảinằmkề nhau. 42 21
  22. Rút gọnbằng bìa Karnaugh „ Bước3: Làmlạibước2 chođếnkhitấtcả các ô logic 1 đều đượcsử dụng. „ Bước 4: Xác định kếtquả theo các quy tắc: „ Mỗi nhóm sẽ là mộttíchcủacácbiến. „ Kếtquả là tổng củacáctíchở trên. 43 Ví dụ 4-4 M J K J K J K J K L 1 1 0 0 0 2 6 4 J L L 0 1 0 1 1 3 7 5 J K JKL M = F(J,K,L) = J L + J K + J K L 44 22
  23. Ví dụ 4-5 B C A B A B A B A B C 1 0 0 1 0 2 6 4 C 0 0 1 1 1 3 7 5 A C Z = F(A,B,C) = A C + B C 45 Ví dụ 4-6 A B A B A B A B B C C 1 0 1 0 A C C 1 1 1 0 A B A B F1 = F(A,B,C) = A B + A B + A C F2 = F(A,B,C) = A B + A B + B C 46 23
  24. Ví dụ 4-7 W X W X W X W X W X Y Y Z 1 1 1 0 0 4 12 8 Y Z 0 0 1 0 1 5 13 9 Y Z 0 0 0 0 3 7 15 11 Y Z 1 1 0 1 2 6 14 10 W Z X Y Z F1 = F(w,x,y,z) = W X Y + W Z + X Y Z 47 Ví dụ 4-8 Rút gọnbiểuthức sau đây: f(A,B,C,D) = ∑(2,3,4,5,7,8,10,13,15) F AB 00 01 11 10 CD 00 1 1 01 1 1 11 1 1 1 10 1 1 48 24
  25. Ví dụ 4-8 F AB 00 01 11 10 CD ABC 00 1 1 BD 01 1 1 ABC 11 1 1 1 ABD 10 1 1 f(A,B,C,D) = BD + ABC + ABD + ABC 49 Trạng thái Don’t Care „ Mộtsố mạch logic có đặc điểm: vớimột số giá trị ngõ vào xác định, giá trị ngõ ra không đượcxácđịnh cụ thể. „ Trạng thái không xác định củangõra đượcgọilàtrạng thái Don’t Care. „ Vớitrạng thái này, giá trị củanócóthể là 0 hoặc1. „ Trạng thái Don’t Care rấttiệnlợitrong quá trình rút gọnbìaKarnaugh. 50 25
  26. Ví dụ trạng thái Don’t Care 51 Ví dụ 4-9 W X W X W X W X W X Y Z F2 X Y Z 0 0 0 0 1 0 0 0 1 x Y Z 1 X 0 1 0 0 1 0 1 0 4 12 8 0 0 1 1 0 0 1 0 0 0 Y Z 0 X X 0 0 1 0 1 x 1 5 13 9 0 1 1 0 0 Y Z 0 1 1 1 x Y Z X 1 1 1 1 0 0 0 x 3 7 15 11 1 0 0 1 1 1 0 1 0 0 Y Z X 1 1 0 1 0 1 1 1 2 6 14 10 1 1 0 0 x 1 1 0 1 1 X Y 1 1 1 0 1 1 1 1 1 1 F2 = F(w,x,y,z) = X Y Z + Y Z + X Y 52 26
  27. Ví dụ 4-10 A B C D F „ Xác định biểuthứcchobảng 0 0 0 0 0 0 0 0 1 1 chân trị sau đây 0 0 1 0 0 0 0 1 1 1 0 1 0 0 1 Dạng chuẩntắctuyển 0 1 0 1 x 0 1 1 0 0 f(A,B,C,D) 0 1 1 1 1 = ∑(1,3,4,7,11) + d(5,12,13,14,15) 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 Dạng chuẩntắchội 1 1 0 0 x 1 1 0 1 x f(A,B,C,D) 1 1 1 0 x = ∏(0,2,6,8,9,10)•D(5,12,13,14,15) 1 1 1 1 x 53 Ví dụ 4-10 f(A,B,C,D) = ∑(1,3,4,7,11) + d(5,12,13,14,15) f(A,B,C,D) = (0,2,6,8,9,10)•D(5,12,13,14,15) F F AB AB 00 01 11 10 00 01 11 10 CD CD 00 1 x 00 0 x 0 01 1 x x 01 x x 0 11 1 1 x 1 11 x 10 x 10 0 0 x 0 CTT CTH 54 27
  28. Ví dụ 4-10 F F AB AB 00 01 11 10 00 01 11 10 CD CD 00 1 x 00 0 x 0 01 1 x x 01 x x 0 11 1 1 x 1 11 x 10 x 10 0 0 x 0 f(A,B,C,D) = CD + BC + AD f(A,B,C,D) = (B+D)(A+C)(B+D)(A+C)(C+D)(B+D) 55 K-map 5 biến f(A,B,C,D,E) = ∑(0,2,4,7,10,12,13,18,23,26,28,29) A=0 A=1 F F BC BC 00 01 11 10 00 01 11 10 DE DE 00 0 4 12 8 00 16 20 28 24 01 1 5 13 9 01 17 21 29 25 11 3 7 15 11 11 19 23 31 27 10 2 6 14 10 10 18 22 30 26 56 28
  29. K-map 5 biến f(A,B,C,D,E) = ∑(0,2,4,7,10,12,13,18,23,26,28,29) A=0 A=1 F F BC BC 00 01 11 10 00 01 11 10 DE DE 00 1 1 1 00 1 01 1 01 1 11 1 11 1 10 1 1 10 1 1 57 K-map 5 biến f(A,B,C,D,E) = ∑(0,2,4,7,10,12,13,18,23,26,28,29) A=0F A=1 F BC BC 00 01 11 10 00 01 11 10 DE DE 00 1 1 1 00 1 01 1 01 1 ABDE BCD 11 11 1 BCDE 1 10 1 1 10 1 1 CDE f(A,B,C,D) = ABDE+BCD+BCDE+CDE 58 29
  30. Cổng EX-OR „ Cổng EX-OR có hai ngõ vào. „ Ngõ ra củacổng EX-OR ở mứccaochỉ khi haingõvàocógiátrị khác nhau. 59 Cổng EX-OR 60 30
  31. IC EX-OR 74LS86 61 Cổng EX-NOR „ Cổng EX-NOR có hai ngõ vào. „ Ngõ ra củacổng EX-NOR ở mứccaochỉ khi hai ngõ vào có giá trị giống nhau. 62 31
  32. Cổng EX-NOR 63 Ví dụ 4-11 „ Sử dụng cổng EX-NOR để đơngiảnmạch logic sau 64 32
  33. Mạch tạovàkiểm tra parity 65 Mạch Enable/Disable 66 33
  34. Đặc điểmcủaIC số „ IC đượccấutạotừ các điệntrở, diode, transistor, các linh kiệnnàyđược đặttrên mộtlớpbándẫnlàmnền. „ Để tránh các tác động cơ học, hóa học, IC được đóng trong những vỏ silicon hoặc plastic. „ Chip thựctế nhỏ hơnhìnhdángcủanó rất nhiều 67 Dạng cơ bảncủaIC số „ Dạng hai hàng chân song song 68 34
  35. Dạng cơ bảncủaIC số „ Dạng hai hàng chân song song 69 Dạng cơ bảncủaIC số „ Dạng đóng vỏ hộp (flat pack) 70 35
  36. Đế gắnIC „ Để thuậnlợi trong quá trình lắprápvà thay đổi, IC thường đượcgắntrêncácđế. 71 Mạch số tích hợp(IC) Độ tích hợp Số cổng logic Small-scale integration (SSI) <12 Medium-scale integration (MSI) 12 to 99 Large-scale integration (LSI) 100 to 9999 Very large-scale integration (VLSI) 10,000 to 99,999 Ultra large-scale integration (ULSI) 100,000 to 999,999 Giga-scale integration (GSI) 1,000,000 or more 72 36
  37. IC số Bipolar và Unipolar „ IC sốđược phân thành IC bipolar và IC unipolar. „ IC bipolar là những IC đượctạo thành từ những transistor BJT (PNP hoặcNPN) „ IC unipolar đượctạo thành từ những transistor hiệu ứng trường (MOSFET) 73 Cổng NOT bipolar và unipolar 74 37
  38. Họ IC „ IC sốđược phân thành hai loại chính là TTL và CMOS. „ Họ TTL là những IC bipolar (bảng 4-1) „ Họ CMOS là những IC unipolar (bảng 4-2) 75 Họ TTL (Bảng 4-1) Phân loại TTL Ký hiệu Ví dụ IC Standard TTL 74 7404 (NOT) Schottky TTL 74S 74S04 Low-power Schottky TTL 74LS 74LS04 Advanced Schottky TTL 74AS 74AS04 Advanced low-power 74ALS 74ALS04 Schottky TTL 76 38
  39. Họ CMOS (Bảng 4-2) Phân loạiCMOS Ký hiệu Ví dụ IC Metal-gate CMOS 40 4001 (NOR) Metal-gate, pin-compatible with TTL 74C 74C02 Silicon-gate, pin-compatible with TTL, 74HC 74HC02 high-speed Silicon-gate, high-speed, pin- 74HCT 74HCT02 compatible and electrically compatible with TTL Advanced-performance CMOS, not pin or 74AC 74AC02 electrically compatible with TTL Advanced-performance CMOS, not pin but 74ACT 74ACT02 electrically compatible with TTL 77 Nguồn cung cấpvànối đất „ Để có thể sử dụng đượcnhững IC số ta cầnphải cung cấpnguồn cho nó. „ Chân nguồn (power) ký hiệulàVCC cho họ TTL và VDD cho họ CMOS. „ Chân đất(ground) 78 39
  40. Mức điện áp TTL Input Output Voltage Voltage Maximum 5.0 V 5.0 V Maximum HIGH HIGH 4.0 V 4.0 V Typical 3.5 V 3.0 V 3.0 V 2.4 V 2.0 V 2.0 V 2.0 V Undefined Undefined Region Region 1.0 V 1.0 V 0.8 V 0.4 V LOW LOW Minimum 0.0 V Typical 0.1 V 0.0 V Minimum79 Mức nhiễu TTL Input Output Voltage Voltage Maximum 5.0 V 5.0 V Maximum HIGH HIGH 4.0 V 4.0 V Typical 3.5 V 3.0 V 3.0 V 2.4 V Mức nhiễu (0.4 V) 2.0 V 2.0 V 2.0 V Undefined Undefined Region Region 1.0 V 1.0 V 0.8 V Mức nhiễu (0.4 V) 0.4 V LOW LOW Minimum 0.0 V Typical 0.1 V 0.0 V Minimum80 40
  41. Mức điệnápCMOS Input Output Voltage Voltage Maximum 5.0 V 5.0 V Maximum HIGH 4.9 V HIGH 4.0 V 4.0 V 3.5 V 3.0 V 3.0 V Undefined Undefined Region Region 2.0 V 2.0 V 1.0 V 1.0 V 1.0 V LOW LOW 0.1 V Minimum 0.0 V 0.0 V Minimum81 Mức nhiễuCMOS Input Output Voltage Voltage Maximum 5.0 V 5.0 V Maximum HIGH 4.9 V HIGH Mức nhiễu (1.4 V) 4.0 V 4.0 V 3.5 V 3.0 V 3.0 V Undefined Undefined Region Region 2.0 V 2.0 V 1.0 V 1.0 V 1.0 V Mức nhiễu (0.9 V) LOW LOW 0.1 V Minimum 0.0 V 0.0 V Minimum82 41
  42. Ngõ vào không kếtnối „ Vớihọ TTL, ngõ vào không kếtnốilàm việcgiống như mức logic 1, tuy nhiên khi đothìđiệnápDC tạichânđónằmtrong khoảng 1,4 – 1,8V. „ VớihọcCMOS tấtcả các ngõ vào phải đượckếtnối. 83 Những lỗi bên trong IC „ Ngõ vào hoặcra bị nối đến đất hoặcnguồnVCC 84 42
  43. Những lỗi bên trong IC „ Ngõ vào hoặcrabị hở mạch 85 Những lỗi bên trong IC „ Ngắnmạch giữa hai chân 86 43
  44. Những lỗibênngoàiIC „ Đường dây tín hiệubị hở mạch: dây đứt, mối hàn không tốt, chân IC gãy, chân đế IC gãy. „ Đường dây tín hiệubị ngắnmạch: do đường dây, mối hàn, board mạch bịđứt. „ Nguồn cung cấp không đúng. „ Output loading: khi ngõ ra kếtnốivớiquá nhiềungõvàokhác. 87 Câu hỏi? 88 44