›
›

Tập bài giảng Hệ thống cơ đIện tử 2

pdf 71 trang vanle 3290
Download
Bạn đang xem 20 trang mẫu của tài liệu "Tập bài giảng Hệ thống cơ đIện tử 2", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

  • pdftap_bai_giang_he_thong_co_dien_tu_2.pdf

Nội dung text: Tập bài giảng Hệ thống cơ đIện tử 2

  1. §¹i häc ®µ n½ng Tr−êng ®¹i häc b¸ch khoa Khoa c¬ khÝ D * E TËp bµi gi¶ng HÖ thèng c¬ ®IÖn tö 2 Biªn so¹n: PGS. TS. TrÇn xu©n tïy ®µ n½ng - 2007
  2. CHƯƠNG 1: ĐIỀU KHIỂN LOGIC 1.1. KHÁI NIỆM QUÁ TRÌNH ĐIỀU KHIỂN “Điều khiển” là quá trình của một hệ thống, trong đó dưới tác động của một hay nhiều đại lượng vào thi đại lượng ra sẽ thay đổi theo một quy luật nhất định. 1.1.1. Hệ thống điều khiển Hệ thống điều khiển bao gồm thiết bị điều khiển và đối tượng điều khiển, được thể hiện như sơ đồ hình 1.1. Tín hiệu nhiễu z Dây chuyền sản xuất Đối tượng điều khiển xe Tín hiệu điều khiển xe1 xa Thiết bị điều khiển xe2 Hình 1.1. Sơ đồ hệ thống điều khiển Đối tượng điều khiển: Thiết bị, máy móc trong kỹ thuật. Thiết bị điều khiển: Các phần tử truyền tín hiệu, phần tử xử lý và điều khiển, cơ cấu chấp hành, thể hiện như sơ đồ hình 1.2. P/tử truyền tín hiệu Phần tử xử lý và Cơ cấu chấp hành điều khiển Hình 1.2. Các phần tử của hệ thống điều khiển Trong đó: Phần tử truyền tín hiệu: nhận những giá trị của đại lượng vậy lý và là đại lượng vào Ví dụ: công tắc, nút bấm, công tắc hành trình, cảm biến, Phần tử xử lý tín hiệu và điều khiển: xử lý tín hiệu vào theo một quy tắc logic, làm thay đổi trạng thái của phần tử điều khiển, điều khiển dòng năng lượng theo yêu cầu để làm thay đổi trạng thái của cơ cấu chấp hành. Ví dụ: van đảo chiều, van chắn (van một chiều, van logic OR, van logic AND), van tiết lưu, van áp suất, rơle, phần tử khuếch đại, phần tử chuyển đổi tín hiệu, Cơ cấu chấp hành: thay đổi trạng thái của đối tượng điều khiển, là đại lượng ra của mạch điều khiển. Ví dụ: xilanh, động cơ, bộ biến đổi áp lực.v.v. 1
  3. Tín hiệu điều khiển: đại lượng ra xa của thiết bị điều khiển và đại lượng vào xe của đối tượng điều khiển. Tín hiệu nhiễu z: đại lượng được tác động từ bên ngoài vào hệ thống và gây ảnh hưởng xấu đến hệ thống điều khiển. 1.1.2. Các loại tín hiệu điều khiển Thông tin (tín hiệu vào xe và tín hiệu ra xa) để cho mạch điều khiển hoạt động theo một quy luật định sẵn có thể thực hiện được như tín hiệu áp suất, giá trị áp suất được gọi là thông số tín hiệu. Tín hiêu tương tự (liên tục) và tín hiệu rờI rạc được thể hiện qua hình 1.3. Rời rạc Tương tự Tín hiệu số Tín hiệu nhị phân Tín hiệu bộ ba Hình 1.3. Phân loại tín hiệu 1.2. CÁC PHẦN TỬ LOGIC Trong điều khiển logic có hai trạng thái, đó là trạng thái “0” và trạng thái “1”. Ví dụ 1: Nếu a = 0 thì L = 0 L a Nếu a = 1 thì L = 1 Ta có thể viết L = a Trong đó: a là nút ấn thường mở; L là đèn tín hiệu. Ví dụ 2: Nếu b = 0 thì L = 1 Nếu b = 1 thì L = 0 b L − Ta có thể viết L = b − Trong đó: b là nút ấn thường đóng; L= b là phủ định của b 2
  4. Ví dụ 3: Một phần tử và sơ đồ mạch điều khiển logic khí nén thể hiện như hình 1.3. 1 0 1 0 R A 1 A 0 P R 1 0 P P R 1 0 A B 1 A 0 B A S P R P R S P R ab 1 A 0 B A B Z Y X P R S P R 1.2 Khi 1.1 (0) ⇒ 1.2 lùi về Khi 1.1 (1) ⇒ 1.2 duỗi thẳng S1 S2 1.1 1 0 P R Hình 1.4. Sơ đồ logic khí nén 3
  5. 1.2 S1 S2 1.1 A+ 1 0 A- S P R Hình 1.5. Sơ đồ logic điện khí nén Khi 1.1 (0) (có tín hiệu A-) ⇒ 1.2 lùi về Khi 1.1 (1) (có tín hiệu A+) ⇒ 1.2 duỗi thẳng Các phần tử logic cơ bản được ký hiệu như ở bảng sau (tiêu chuẩn EU và USA): Số TT Ký hiệuTên gọi 1 1 NOT Theo tc EU Theo tc USA & 2 AND Theo tc EU Theo tc USA & 3 NAND Theo tc EU Theo tc USA ≥1 4 OR Theo tc EU Theo tc USA ≥1 5 NOR Theo tc EU Theo tc USA =1 6 XOR (EXC-OR) Theo tc EU Theo tc USA 4
  6. 1.2.1. Phần tử logic NOT (Phủ định) Ta có phương trình logic L = a Phần tử NOT được biểu diễn: khi ấn nút a, rơle c mất điện ⇒ bóng đèn L tắt; ngược lại khi nhả nút a, rơle c có điện ⇒ bóng đèn L sáng. c a 1 a tín hiệu vào 0 L c 1 L tín hiệu ra 0 Sơ đồ tín hiệu Bảng chân lý Ký hiệu a L a LLa 0 1 1 1 0 Theo tc EU Theo tc USA 1.2.2. Phần tử AND (Và) Phương trình logic L = a.b Phần tử AND (và) được biểi diễn: khi ấn nút a đồng thời ấn nút b, rơle c có điện ⇒ bóng đèn L sáng. a b c 1 a tín hiệu vào 0 L c 1 b tín hiệu vào 0 1 L tín hiệu ra 0 Sơ đồ tín hiệu Bảng chấn lý Ký hiệu a b L a a LL 0 0 0 b & b 0 1 0 Theo tc EU Theo tc USA 1 0 0 1 1 1 1.2.3. Phần tử logic NAND (Và - Không) Phương trình logic L = a.b = a + b Phần tử logic NAND được biểu diễn: khi ấn nút a đồng thời ấn nút b, rơle c mất điện ⇒ bóng đèn L tắt. 5
  7. a c 1 a tín hiệu vào b 0 c L 1 b tín hiệu vào 0 1 L tín hiệu ra 0 Sơ đồ tín hiệu Bảng chân lý Ký hiệu a b L a a 0 0 1 LL & 0 1 1 b b 1 0 1 Theo tc EU Theo tc USA 1 1 0 1.2.4. Phần tử logic OR (Hoặc) Phương trình logic L = a + b Phần tử hoặc được biểu diễn: khi ấn nút a hoặc b, rơle c có điện ⇒ bóng đèn L sáng. a 1 c a tín hiệu vào 0 b 1 tín hiệu vào c L b 0 1 L tín hiệu ra 0 Sơ đồ tín hiệu Bảng chân lý Ký hiệu a b L a a L L 0 0 0 b ≥1 b 0 1 1 Theo tc EU Theo tc USA 1 0 1 1 1 1 1.2.5. Phần tử logic NOR (Hoặc - Không) Phương trình logic L = a + b = a.b 6
  8. Phần tử logic NOR được biểu diễn: khi một trong 2 nút ấn a hoặc b được thực hiện, thì đèn L tắt. Đèn L sang khi không có tín hiệu nào thực hiện. a b c 1 a tín hiệu vào 0 L c 1 b tín hiệu vào 0 1 L tín hiệu ra 0 Sơ đồ tín hiệu Bảng chân lý Ký hiệu a b L a a LL 0 0 1 b ≥1 b 0 1 0 Theo tc EU Theo tc USA 1 0 0 1 1 0 1.2.6. Phần tử logic XOR (EXC - OR) Phương trình logic L = a.b + a.b Phần tử logic XOR được biểu diễn: khi ấn nút a hoặc b, rơle c1 hoặc c2 có điện ⇒ đèn L sáng; khi ấn cả 2 nút đồng thời ⇒ đèn L tắt. a c 1 1 a tín hiệu vào 0 c2 1 c1 c2 b tín hiệu vào L 0 c2 c1 1 L tín hiệu ra 0 Sơ đồ tín hiệu Bảng chân lý Ký hiệu a b L a a 0 0 0 L L b =1 b 0 1 1 Theo tc EU Theo tc USA 1 0 1 1 1 0 1.2.7. Phần tử logic OR/NOR Phương trình logic: L1 = a + b; L2 = a + b = a.b 7
  9. Phần tử OR/NOR có hai tín hiệu ra L1, L2 được biểu diễn: khi chưa ấn nút a hoặc b, rơle c chưa có điện ⇒ bóng đèn L1 tắt, L2 sáng; khi ấn nút a hoặc b, rơle c có điện ⇒ bóng đèn L1 sáng, L2 tắt. 1 a c a tín hiệu vào 0 b L1 1 c b tín hiệu vào 0 L2 1 c L1 tín hiệu ra 0 1 L2 tín hiệu ra 0 Sơ đồ tín hiệu Bảng chân lý Ký hiệu a b L1 L2 a L1 0 0 0 1 b ≥1 L2 0 1 1 0 Theo tc EU 1 0 1 0 1 1 1 0 1.2.8. Phần tử logic AND - NAND Phương trình logic: L1 = a.b; L2 = a.b = a + b Phần tử logic AND - NAND có hai tín hiệu ra L1, L2 và được biểu diễn: khi chưa tác động nút ấn a và b ⇒ L1 tắt, L2 sáng; khi ấn a đồng thời ấn b, rơle c có điện ⇒ S1 sáng, L tắt. 2 1 a tín hiệu vào c 0 a b 1 b tín hiệu vào L1 c 0 1 tín hiệu ra L2 L1 c 0 1 L2 tín hiệu ra 0 Bảng chân lý Sơ đồ tín hi ệu a b L1 L2 Ký hiệu a L 0 0 0 1 1 b & L 0 1 0 1 2 Theo tc EU 1 0 0 1 1 1 1 0 8
  10. 1.3. LÝ THUYẾT ĐẠI SỐ BOOLE Trong kỹ thuật điều khiển, giá trị của các tín hiệu vào và tín hiệu ra được viết dưới dạng biến số của đại số Boole. 1.3.1. Các quy tắc cơ bản của đại số Boole (ta có thể quy ước để thuận tiện việc tính toán: trong lý thuyết đại số Boole phần tử logic AND là "."hoặc "∧"; phần tử logic OR là "+" hoặc "∨") Phép toán liên kết AND (và): L = a.b.c (hoặc có thể viết L = a ∧ b ∧ c ) 1.1.1 =1 ()1∧1∧1 =1 1.0.0 = 0 ()1∧ 0 ∧ 0 = 0 1.1.0 = 0 ()1∧1∧ 0 = 0 Cụ thể: 1.0.1 = 0 ()1∧ 0 ∧1 = 0 0.1.1 = 0 ()0 ∧1∧1 = 0 0.0.0 = 0 ()0 ∧ 0 ∧ 0 = 0 Phép toán liên kết OR (hoặc): L = a +b +c (hoặc có thể viết L = a ∨ b ∨ c ) 1+1+1 =1 ()1∨1∨1 =1 1+ 0 + 0 =1 ()1∨ 0 ∨ 0 = 1 1+1+ 0 =1 ()1∨1∨ 0 =1 Cụ thể: 0 +1+1 =1 ()0 ∨1∨1 =1 1+ 0 +1 =1 ()1∨ 0 ∨1 =1 0 + 0 + 0 = 0 ()0 ∨ 0 ∨ 0 = 0 Phép toán liên kết NOT (phủ định): S = a 0 = 1 Cụ thể: 1 = 0 a. Quy tắc hoán vị: Các toán tử a và b có thể hoán vị cho nhau L = a.b = b.a ()S = a ∧ b = b ∧ a 1 L2 = a + b = b + a ()S = a ∨ b = b ∨ a Ta có thể biểu diễn như ở bảng dưới: a.b = b.a a + b = b + a Sơ đồ mạch điện Sơ đồ logic Sơ đồ mạch điện Sơ đồ logic a a a a a a b L L L L & b ≥1 b b b b Theo tc EU Theo tc USA Theo tc EU Theo tc USA b b b b b b a L L L L a & a a a ≥1 a Theo tc EU Theo tc USA Theo tc EU Theo tc USA 9
  11. b. Quy tắc kết hợp: L1 = a.b.c = ()a.b .c = a.(b.c) {L = a ∧ b ∧ c = (a ∧ b)()∧ c = a ∧ b ∧ c } L2 = a + b + c = ()a + b + c = a + ()b + c {}L = a ∨ b ∨ c = ()a ∨ b ∨ c = a ∨ ()b ∨ c Ta có thể biểu diễn như ở bảng dưới: (a.b).c = a.(b.c) (a + b) + c = a + (b + c) Sơ đồ mạch điện Sơ đồ logic Sơ đồ mạch điện Sơ đồ logic a a a b ≥1 b & b a b c & L ≥1 L c c c a a a a b c b ≥1 L b & L b c & c c ≥1 c. Quy tắc phân phối: Phép toán liên kết AND, OR và NOT được kết hợp với nhau L1 = (a.b) + (c.d) = (a + c).(a + d).(b + c).(b + d) L2 = (a + b).(c + d) = (a.c) + (a.d) + (b.c) + (b.d) L3 = a.(b + c) = (a.b) + (a.c) L4 = a + (b.c) = (a + b).(a + c) Ta có thể biểu diễn sơ đồ mạch điện và sơ đồ logic như sau (chỉ biểu diễn S3, S4): L3 = a.(b + c) = (a.b) + (a.c) L3 = a.(b + c) Sơ đồ mạch điện Sơ đồ logic a b a L b & 3 c c ≥1 a b c b.c L 3 00 00 0 00 11 0 01 01 0 01 11 0 10 00 0 10 11 1 11 01 1 11 11 1 10
  12. L3 = (a.b) + (a.c) Sơ đồ mạch điện Sơ đồ mạch logic a a b b & L3 a c ≥1 c & a b c a.b a.c L3 0 0 0 0 0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 1 0 0 0 0 0 1 0 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 1 L4 = a + (b.c) = (a + b).(a + c) L4 = (a + b).(a + c) a a a b c b ≥1 L & 4 c ≥1 a b c a+b a+c L4 0 0 0 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 0 1 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 11
  13. L4 = a + (b.c) a a L b ≥1 4 b c c & a b c b.c L 4 00 00 0 00 10 0 01 00 0 01 11 1 10 00 1 10 10 1 11 00 1 11 11 1 d. Quy tắc nghịch đảo (quy tắc Morgan) Phép toán liên kết AND được chuyển đổi thành phép toán liên kết OR bằng phép toán phủ định NOT và phép toán liên kết OR được chuyển đổi thành phép toán liên kết AND bằng phép toán phủ định NOT: a.b = a + b; a.b.c = a + b + c a b a b a.b a.b a + b 0 0 1 1 0 1 a 1 a 1 0 1 1 0 0 1 1 b & ≥1 1 0 0 1 0 1 b 1 1 1 1 0 0 1 0 0 12
  14. a + b = a.b; a + b + c = a.b.c a b a b a+b a + b a.b 0 0 1 1 0 1 a 1 a 1 0 1 1 0 1 0 0 b ≥1 & 1 0 0 1 1 0 b 0 1 1 1 0 0 1 0 0 e. Quy tắc hấp thụ a + (a.b) = a a b a.b a+(a.b) a 00 0 0 01 0 0 a b 10 0 1 11 1 1 a.(a + b) = a a b a + b a.(a+b) a 00 0 0 a 01 1 0 b 10 1 1 11 1 1 f. Quy tắc bù a + (a.b) = a + b a a a b a.b a + a.b a+b a c b 0 0 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 13
  15. a.(a + b)= a.b a a b a + b a.(a + b) a.b a 0 0 1 0 0 b 0 1 1 0 0 a b 1 0 0 0 0 1 1 1 1 1 g. Quy tắc đơn giản các liên kết 0.a = 0 1.a = a a.a = a a.a = 0 0 a 1 a a a a a 0+a = 0 1+a = 1 a+a = a a + a = 1 0 1 a a a a a a 1.3.2. Ví dụ minh hoạ đại số Boole Ví dụ 1: Từ phương trình logic sau đây L = (a.b.c.d)+ (a.b.c.d) Hãy thiết kế sơ đồ mạch logic, sao cho số phần tử logic ít nhất và sử dụng số phần tử logic đơn giản với số cổng vào càng ít càng tốt. Từ phương trình logic S, ta có thể thiết kế được sơ đồ mạch logic như sau: a b c d 1 1 1 1 & L ≥1 & Hình1.6. Sơ đồ logic Sơ đồ logic trên bao gồm: 4 phần tử NOT: a,b,c,d 2 phần tử AND với 4 cổng vào 1 phần tử OR với 2 cổng vào ⇒ ta có 7 phần tử Theo quy tắc Morgan, ta biến đổi như sau: a.b.c.d = a + b + c + d Và a.b.c.d = a.b.(c + d) 14
  16. Ta có: L = (a + b + c + d)+ (a.b.[c + d]) a b c d 1 ≥1 L ≥1 & ≥1 Hình1.7. Sơ đồ logic Sơ đồ mạch logic sau khi biến đổi gồm 5 phần tử: 1 phần tử NOT 1 phần tử NOR với 4 cổng vào 1 phần tử OR với 2 cổng vào 1 phân tử NOR với 2 cổng vào 1 phần tử AND với 3 cổng vào ⇒ Như vậy sau khi biến đổi thì số phần tử sẽ ít hơn. Ví dụ 2: Hãy đơn giản mạch điều khiển có phương trình logic sau đây: L = (a.b)+ (a.b) Từ phương trình trên, ta có sơ đồ logic và bảng chân lý sau: a b a b L 00 0 1 1 01 1 & 10 1 L 11 0 ≥1 & Hình1.8. Sơ đồ logic và bảng chân lý Theo quy tắc phân phối, ta biến đổi như sau: L = (a.b)+ (a.b) = (a + a).(a + b).(b + a).(b + b) Theo quy tắc đơn giản liên kết, ta có: (a + a) = 1 và (b + b)=1 Như vậy phương trình được viết lại như sau: L = ()a + b .(b + a) 15
  17. Theo quy tắc Morgan: (b + a) = b.a ⇒ Phương trình logic đơn giản: L = (a + b).(b.a) Ta có sơ đồ mạch logic đơn giản với 3 phần tử: a b a b L 00 0 & 01 1 L & 10 1 ≥1 11 0 Hình1.9. Sơ đồ logic và bảng chân lý 1.4. BIỂU ĐỒ KARNAUGH Để đơn giản mạch logic hay mạch công tác bằng quy tắc đại số Boole thì khá phức tạp. Vào năm 1953 nhà toán học Karnaugh (người Anh) đã phát triển một phương pháp giải bằng biểu diễn đồ thị, gọi là biểu đồ Karnaugh. Nhờ phương pháp biểu đồ Karnaugh mà ta có thể sử dụng ít quy tắc để đơn giản những phương trình logic phức tạp với nhiều biến. Biểu đồ Karnaugh bao gồm nhiều khối và biểu diễn tất cả khả năng dạng phép hội tụ toàn phần. Dạng phép hội tụ toàn phần là phép toán liên kết AND, bao gồm tất cả các biến và phủ định của biến. 1.4.1. Biểu đồ Karnaugh với 2 biến b b 1 2 a b L a 00 01 00 0 a . b a.b 01 1 3 4 10 0 a 10 11 11 1 a. b a.b Các khối của dòng thứ nhất (1 và 2) gồm phủ định của biến a, khối của dòng thứ 2 (3 và 4) biến a. Tương tự khối của cột thứ nhất (1 và 3) bao gồm phủ định của biến b, khối của cột thứ 2 (2 và 4) bao gồm biến b. Ví dụ: Có phương trình logic với 2 biến sau: L = ()a.b + (a.b) 16
  18. Điều kiện để phương trình trên có tín hiệu “1” ở cổng ra L là khối 2 và 4. Với 2 biến ta có 22 = 4 dạng phép hội toàn phần. Khối 2 và 4 được gạch chéo. Trong biểu đồ Karnaugh là 2 dạng phép hội toàn phần có trong phương trình nằm kế cận nhau (cột 2). Hai dạng phép hội toàn phần kế cận nhau có tính chất là một trong hai biến có giá trị thay đổi, thì biến thứ 2 không thay đổi. Như ở trên, biến có giá trị thay đổi là b ⇒ ta biến đổi phương trình trên như sau: b.(a + a)= L a + a =1 b.1 = S ⇒ b = L Ta thấy thoả mãn phương trình logic trên, do đó chỉ cần tín hiệu b. Trong biểu đồ Karnaugh có 2 dạng phép hội toàn phần nằm kế cận nhau, thì lúc nào ta cũng có thể đơn giản được. (Nằm kế cận nhau có nghĩa là trong cùng một dòng hoặc trong cùng một cột) 1.4.2. Biểu đồ Karnaugh với 3 biến Với 3 biến ta có 23 = 8 dạng phép hội toàn phần nằm trong 8 vùng (được ký hiệu vùng 1 đến vùng 8) và được biểu diễn trên biểu đồ Karnaugh sau: c c 1 2 a 000 001 b a . b.c a . b .c 3 4 a 011 b 010 a .b.c a .b.c 5 6 a 110 111 b a.b.c a.b.c 7 8 a 100 101 b a. b.c a. b .c Dòng thứ 1 gồm: a,b,c,c Dòng thứ 2 gồm: a,b,c,c Dòng thứ 3 gồm: a,b,c,c Dòng thứ 4 gồm: a,b,c,c Cột thứ 1 gồm: a và a,b và b,c 17
  19. Cột thứ 2 gồm: a và a,b và b,c Ví dụ: ta có phương trình logic với 3 biến sau: L = (a.b.c)+ (a.b.c)+ (a.b.c)+ (a.b.c) Theo biểu đồ Karnaugh, ta có phương trình logic trên với 4 khối được gạch chéo tương ứng. Phương trình logic trên gồn có: 3 phần tử NOT 4 phần tử AND với 3 cổng ra 1 phần tử OR với 4 cổng vào Sơ đồ mạch logic và bảng chân lý của phương trình trên là: a b c a b c L 1 1 1 0 0 0 0 0 0 1 0 & 0 1 0 1 0 1 1 0 & L 1 0 0 0 ≥1 1 0 1 1 & 1 1 0 1 1 1 1 1 & Hình1.10. Sơ đồ mạch logic và bảng chân lý Ta sử dụng biểu đồ Karnaugh để đơn giản sơ đồ mạch logic trên: Trong biểu đồ có 2 miền lân cận, đó là: Miền thứ 1 gồm khối 3 (a.b.c) và 5 (a.b.c) Miền thứ 2 gồm khối 6(a.b.c) và 8 (a.b.c) ∗ Miền thứ 1: khối 3 và 5 ta có: L = (a.b.c)+ (a.b.c) Hay L = (b.c).(a + a) với (a + a) = 1 ⇒ L = b.c ∗ Miền thứ 2: khối 6 và 8 ta có: L = ()a.b.c + (a.b.c) Hay L = ()a.c .(b + b) với b + b =1 ⇒ L = a.c Vậy phương trình logic được đơn giản bằng biểu đồ Karnaugh là: 18
  20. L = (b.c)+ ()a.c Và sơ đồ logic lúc này sẽ là: a b c a b c L 0 0 0 0 1 0 0 1 0 0 1 0 1 & 0 1 1 0 L 1 0 0 0 ≥1 1 0 1 1 & 1 1 0 1 1 1 1 1 Hình 1.11. Sơ đồ logic và bảng chân lý Sơ đồ này chỉ còn lại 4 phần tử (đơn giản hơn rất nhiều so với sơ đồ ban đầu). 1.4.3. Biểu đồ Karnaugh với 4 biến Với 4 biến ta có 24 = 16 dạng phép hội toàn phần nằm trong 16 khối. Thiết lập biểu đồ Karnaugh với 4 biến cũng tương tự như biểu đồ 3 biến, tuy nhiên số khối tăng gấp đôi. Biểu đồ Karnaugh được lập như sau: c c c c 1 2 3 4 a 0000 0001 0011 0010 b 5 6 7 8 a 0100 0101 0111 0110 b 9 10 11 12 1100 1101 1111 1110 a b 13 14 15 16 a 1000 1001 1011 1010 b d d d d 19
  21. Ví dụ 1: đơn giản phương trình logic sau bằng biểu đồ Karnaugh: L = (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d) Sơ đồ mạch logic của phương trình logic trên là: a b c d 1 1 1 1 & & & L & ≥1 & & & Hình 1.12. Sơ đồ logic Sơ đồ này gồm: 7 phần tử AND với 4 cổng vào 4 phần tử NOT 1 phần tử OR với 7 cổng vào ⇒ 12 phần tử Bây giờ ta đơn giản mạch logic trên bằng biểu đồ Karnaugh. Theo phương trình logic trên, ta đánh dấu các khối tương ứng và chia ra thành các miền (có 3 miền được chia). Miền thứ 1 gồm: khối 5, 6, 7 và 8 Miền thứ 2 gồm: khối 6, 7, 10 và 11 Miền thứ 3 gồm: khối 11 và 15 ∗ Miền thứ 1: khối 5, 6, 7 và 8 (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d) Ta chia miền thứ nhất thành 2 miền nhỏ: A + B Trong đó: +/ Miền nhỏ A gồm khối 5 và 6, ta có: A = (a.b.c.d)+ (a.b.c.d)= (a.b.c).(d + d) mà d + d = 1 Vậy sau khi đơn giản miền nhỏ A, ta được: 20
  22. A = (a.b.c) +/ Miền nhỏ B gồm khối 7 và 8, ta có: B = (a.b.c.d)+ (a.b.c.d)= (a.b.c).(d + d) mà d + d = 1 Vậy sau khi đơn giản miền nhỏ B, ta được: B = (a.b.c) Như vậy miền thứ 1 được viết lại là: A + B = (a.b.c)+ (a.b.c) Theo quy tắc phân bố, ta viết lại như sau: (a.b.c)+ (a.b.c)= (a.b).(c + c) mà c + c = 1 ⇒ Miền thứ 1 được viết đơn giản thành: (a.b) ∗ Miền 2: khối 6, 7, 10 và 11 (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d) Tương tự ta cũng chia miền 2 thành 2 miền nhỏ: C + D Trong đó: +/ Miền nhỏ C gồm khối 6 và 7, ta có: C = (a.b.c.d)+ (a.b.c.d)= (a.b.d).(c + c) mà c + c =1 ⇒ C = (a.b.d) +/ Miền nhỏ D gồm khối 10 và 11, ta có D = (a.b.c.d)+ ()a.b.c.d = (a.b.d).(c + c) ⇒D = ()a.b.d Như vậy miền thứ 2 được viết lại là: C + D =(a.b.d)+ (a.b.d) = (b.d).(a + a) ⇒ Miền thứ 2 được đơn giản thành: (b.d) ∗ Miền thứ 3: gồm khối 11 và 15, ta có: ()a.b.c.d + (a.b.c.d)= ()a.c.d .(b + b) Như vậy miền 3 sau khi đơn giản là: (a.c.d) Vậy phương trình logic sau khi đơn giản bằng biểu đồ Karnaugh được viết lại là: L = (a.b)+ ()(b.d + a.c.d ) Ta có sơ đồ mạch logic sau khi đơn giản bằng biểu đồ Karnaugh là: a b c d 1 & L & ≥1 & 21
  23. Sơ đồ này còn 5 phần tử (nhờ biểu đồ Karnaugh giảm được 7 phần tử). Ví dụ 2: đơn giản phương trình logic bằng biểu đồ Karnaugh: L = (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d)+ (a.b.c.d) Ta có sơ đồ mạch logic như sau: a b c d 1 1 1 1 & & & & L ≥1 & & & & Hình 1.13. Sơ đồ logic Sơ đồ mạch logic này gồm: 4 phần tử NOT 8 phần tử AND với 4 cổng vào 1 phần tử OR với 8 cổng vào ⇒ 13 phần tử. Ta có biểu đồ Karnaugh của phương trình trên là: c c c c 1 2 3 4 a 0000 0001 0011 0010 b 5 6 7 8 a 0100 0101 0111 0110 b 9 10 11 12 a 1100 1101 1111 1110 b 13 14 15 16 a 16 1000 1001 1011 1010 b 13 d d d d 22
  24. Khi biểu đồ Karnaugh được cuộn lại thành dạng hình trụ thẳng đứng, thì khối 13 và khối 16 sẽ là những khối nằm lân cận nhau. Theo biểu đồ ta có 4 miền lân cận, đó là: Miền thứ 1: khối 1 và 2 Miền thứ 2: khối 6 và 7 Miền thứ 3: khối 11 và 12 Miền thứ 4: khối 13 và 16 ∗ Miền thứ 1: khối 1 và 2, ta có: (a.b.c.d)+ (a.b.c.d) = (a.b.c).(d + d) = (a.b.c) Sau khi đơn giản miền 1, ta có: (a.b.c) ∗ Miền thứ 2: khối 6 và 7 (a.b.c.d)+ (a.b.c.d) = (a.b.d).(c + c) = (a.b.d) Sau khi đơn giản miền 2, ta có: (a.b.d) ∗ Miền thứ 3: khối 11 và 12 ()a.b.c.d + (a.b.c.d) = ()a.b.c .(d + d) = (a.b.c) Sau khi đơn giản miền 3, ta có: (a.b.c) ∗ Miền thứ 4: khối 12 và 16 (a.b.c.d)+ (a.b.c.d) = (a.b.d).(c + c) = (a.b.d) Sau khi đơn giản miền 4, ta có: (a.b.d) Vậy phương trình logic sau khi đơn giản bằng biểu đồ Karnaugh là: L = (a.b.c)+ (a.b.d)+ ()a.b.c + (a.b.d) Sơ đồ mạch logic của phương trình sau khi đơn giản là: a b c d 1 1 1 1 & & L ≥1 & & Hình 1.14. Sơ đồ logic Sau khi đơn giản còn lại 9 phần tử, ta có thể tiếp tục đơn giản bằng quy tắc Morgan: 23
  25. L = (a.b.c)+ (a.b.d)+ ()a.b.c + (a.b.d) Ta có: (a.b.c)= (a + b + c) (a.b.d)= a.(b + d) ⇒ L = (a + b + c)+ (a.b.d)+ (a.b.c)+ [a.(b + d)] (đây là kết quả cuối cùng) Sơ đồ mạch logic là: a b c d 1 ≥1 & L ≥1 & ≥1 & Hình 1.15. Sơ đồ logic Sơ đồ này còn lại 7 phần tử: 1 phần tử NOT 3 phần tử AND 2 phần tử NOR 1 phần tử OR với 4 cổng vào. Ví dụ 3: trang 151 (điều khiển khí nén của Nguyễn Ngọc Phương) 1.5. PHẦN TỬ NHỚ Các phần tử đã được trình bày có đặc điểm là tín hiệu ra trong mômen thời gian phụ thuộc vào tín hiệu vào, điều đó có nghĩa là khi tín hiệu vào mất, thì tín hiệu ra cũng mất. Trong thực tế tín hiệu thường là dạng xung, khi tín hiệu tác động vào là dạng xung, tín hiệu ra thường là tín hiệu duy trì. Như vậy cần phải có phần tử duy trì tín hiệu. Ví dụ: trong kỹ thuật điện, ta gọi là tự duy trì 24V 0V b a K K KSOL Khi ấn nút b, dòng điện đi qua rơle K làm tiếp điểm K được đóng lại ⇒ có dòng điện qua cuộn dây. Như vậy dòng điện trong mạch vẫn duy trì, mặc dù nút ấn b nhả ra. 24
  26. Dòng điện duy trì cho đến lúc nào ấn nút a. Thời gian tự duy trì dòng điện trong mạch, là khả năng nhớ của mạch điện. Trong kỹ thuật điều khiển gọi là phần tử nhớ Flipflop. Phần tử Flipflop có 2 cổng vào, cổng thứ nhất ký hiệu S (SET) và cổng thứ 2 ký hiệu R (RESET), như vậy phần tử Flipflop cũng có thể gọi cách khác là phần tử RS- Flipflop. 1.5.1. Phần tử RS - Flipflop a. Phần tử RS - Flipflop có RESET trội hơn: K b a a S ≥1 L K & b R Hình 1.16. Phần tử nhớ (mạch điện tự duy trì và phần tử RS – Flipflop có RESET trội hơn) Nếu cổng SET (b) có giá trị “1”, thì tín hiệu ra L có giá trị “1” và được nhớ (mặc dù ngay sau đó tín hiệu ở cổng SET mất đi) cho đến khi cổng RESET (a) có giá trị “1”, thì phần tử Flipflop sẽ quay trở về vị trí ban đầu. Khi cổng SET và cổng RESET có cùng giá trị “1”, thì L có giá trị “0”. Ta có bảng giá trị của phần tử RS - Flipflop như sau: 1 a tín hiệu vào 0 a b L 1 00 Không thay đổi tín hiệu vào b 01 1 0 10 0 1 L tín hiệu ra 11 0 0 b. Phần tử RS - Flipflop có SET trội hơn: b K a R & L K a ≥1 b S Hình Phần tử nhớ (mạch điện tự duy trì và phần tử RS – Flipflop có SET trội hơn) Nếu cổng SET (b) có giá trị “1”, thì tín hiệu ra L có giá trị “1” và được nhớ (mặc dù ngay sau đó tín hiệu ở cổng SET mất đi) cho đến khi cổng RESET (a) có giá trị “1”, thì phần tử Flipflop sẽ quay trở về vị trí ban đầu. Khi cổng SET và cổng RESET có cùng giá trị “1”, thì L có giá trị “1”. 25
  27. Ta có bảng giá trị của phần tử RS - Flipflop như sau: 1 a tín hiệu vào 0 a b L 0 0 Không thay đổi 1 b tín hiệu vào 01 1 0 10 0 1 L tín hiệu ra 11 1 0 Phần tử RS - Flipflop với 2 phần tử NOR có 2 cổng ra Q và Q , được biểu diễn như sau: Q ≥1 S ≥1 Q R Hình1.17. Phần tử RS – Flipflop với 2 cổng ra Q và Q 26
  28. CHƯƠNG 2: THIẾT KẾ MẠCH ĐIỀU KHIỂN LOGIC KHÍ NÉN - ĐIỆN KHÍ NÉN Thiết kế ra một mạch điều khiển tự động tốI ưu và kinh tế là hết sức quan trọng. Chương này giới thiệu phương pháp thiết kế mạch điều khiển khí nén, điện khí nén khí nén bằng phương pháp biểu đồ Karnaugh. Trình tự thiết kế được thể hiện qua các ví dụ cụ thể. 2.1. THIẾT KẾ MẠCH KHÍ NÉN CHO QUY TRÌNH VỚI 2 XILANH Giả sử quy trình làm việc của một máy khoan gồm hai xilanh: khi đưa chi tiết vào xilanh A sẽ đi ra để kẹp chi tiết. Sau đó piston B đi xuống khoan chi tiết và sau khi khoan xong thì piston B lùi về. Sau khi piston B đã lùi về thì xilanh A mới lùi về. Ta có sơ đồ khí nén và biểu đồ thời gian (biểu đồ trạng thái) như sau: Xilanh A a0 a1 Xilanh B b0 b1 A+ A- B+ B- bước: 0 12345≡1 a1 a1 a1 Xilanh A a a a0 0 0 b1 b1 Xilanh B b0 b0 b0 A+ B+ B- A- A+ a0 a1 a1 a1 a0 b0 b0 b1 b0 b0 Hình 2.1. Sơ đồ khí nén và biểu đồ trạng thái Từ biểu đồ trạng thái, ta xác định điều kiện để các xilanh làm việc: Bước 1: piston A đi ra với tín hiệu điều khiển A+ + A = a0.b0 Bước 2: piston B đi ra với tín hiệu điều khiển B+ + B = a1.b0 27
  29. Bước 3: piston B lùi về với tín hiệu điều khiển B- - B = a1.b1 Bước 4: piston A lùi về với tín hiệu điều khiển A- - A = a1.b0 ⇒ Phương trình logic: + A = a0.b0 + B = a1.b0 - B = a1.b1 ≡ - A = a1.b0 So sánh các phương trình trên, ta thấy điều kiện để thực hiện B+ và A- giống nhau ⇒ Như vậy về phương diện điều khiển thì điều đó không thể thực hiện được. + - Để có thể phận biệt được các bước thực hiện B và A có cùng điều kiện (a1.b0) thì cả 2 phương trình phải thêm điều kiện phụ. Trong điều khiển người ta sử dụng phần tử nhớ trung gian (ký hiệu x và x là tín hiệu ra của phần tử nhớ trung gian). Phương trình logic trên được viết lại như sau: + A = a0.b0 B+ = a .b .x 1 0 − B = a1.b1 − A = a1.b0.x Để tín hiệu ra x của phần tử nhớ trung gian thực hiện bước 2 (B+), thì tín hiệu đó tín hiệu đó phải được chuẩn bị trong bước thực hiện trước đó (tức là bước thứ 1). Tương tự như vậy để tín hiệu ra x của phần tử nhớ trung gian thực hiện bước 4 (A-), thì tín hiệu đó phải được chuẩn bị trong bước thực hiện trước đó (tức là bước thứ 3). Từ đó ta viết lại phương trình logic như sau: + A = a0.b0.x B+ = a .b .x Chuẩn bị trước 1 0 − B = a1.b1.x − Thêm A = a1.b0.x Trong quy trình thêm một phần tử nhớ trung gian (Z), ta có tín hiệu ra để điều khiển phần tử nhớ là: + ⎪⎧X = a1.b1.x ⎨ − ⎩⎪X = a0.b0.x Như vậy ta có 6 phương trình không trùng nhau: 28
  30. + A = a0.b0.x + B = a1.b0.x B− = a .b .x 1 1 − A = a1.b0.x + X = a1.b1.x − X = a0.b0.x Với 6 phương trình trên ta có sơ đồ mạch logic như sau: a0 a1 b0 b1 x x A+ & A+ S R - & A A- X+ & S R & X- Z B+ & B+ S R - & B B- Hình 2.2. Sơ đồ mạch logic Rút gọn bằng phương pháp biểu đồ Karnaugh: Thiết lập biểu đồ Karnaugh: ta có 3 biến a1 và phủ định a0 b1 và phủ định b0 x và phủ định x ⇒ Biểu đồ Karnaugh với 3 biến được biểu diễn như sau: x x + 1 - 5 b0 A X a0 a0 b0 + 2 - 6 Trục đối xứng b0 B A a1 a1 + 3 - 7 b1 X X a1 a1 b 4 8 1 b1 a0 a0 Hình 2.3. Biểu đồ Karnaugh với 3 biến 29
  31. Các công tắc hành trình sẽ biểu diễn qua trục đối xứng nằm ngang, biến của phần tử nhớ trung gian biểu diễn qua trục đối xứng thẳng đứng. Trong điều khiển giả thiết rằng, khi công tắc hành trình (ví dụ a0) bị tác động thì công tắc hành a1 sẽ không tác động. Không xảy ra trường hợp cả 2 công tắc hành trình a0 và a1 cùng tác động đồng thời hoặc cả 2 công tắc tác động đồng thời. ∗ Bây giờ ta đơn giản hành trình của xilanh A bằng biểu đồ Karnaugh: Theo biểu đồ trạng thái, ta thiết lập được biểu đồ Karnaugh cho xilanh A: Khởi động Bước: 1 2 3 4 5≡1 x x 1 5 b A+ A- a a1 0 0 + 2 - 6 a0 b0 A A a1 A+ B+ B- A- A+ + 3 + 7 b1 A A a1 4 8 b1 a0 Hình 2.4. Biểu đồ Karnaugh cho xilanh A Bước thực hiện thứ nhất là piston A đi ra (A+) và dừng lại cho đến bước thực hiện thứ 3. Sang bước thứ 4 thì piston A lùi về (A-). Các khối 1, 2, 3 và 7 ký hiệu A+ và các khối 5, 6 ký hiệu A-. Đơn giản hành trình của xilanh A (A+) sẽ được thực hiện trong cột thứ nhất ( x ). Ta có phương trình logic của A+ là: + A = a0.b0. x .S0 (với S0 là nút khởi động) Cột thứ nhất ( x ) gồm các khối 1, 2, 3 và 4, trong đó khối 4 là trống. + ⇒ A = a0.b0. x + a1.b0. x + a1.b1. x + a0.b1. x + hay: A = (a0 + a1).b0. x + (a1 + a0).b1. x = b0. x + b1. x = (b0 + b1). x + ⇒ A = x .S0 Tương tự, ta có phương trình logic của A-: - A = a1.b0.x đơn giản khối 5 và 6 - ⇒ A = a1.b0.x + a0.b0.x = (a1 + a0).b0.x - ⇒ A = b0.x ∗ Phương pháp tương tự như xilanh A, ta đơn giản hành trình của xilanh B bằng biểu đồ Karnaugh: 30
  32. Bước: 1 2 3 4 5≡1 x x 1 5 b B- B- a b1 0 0 + 2 - 6 b0 b0 B B a1 A+ B+ B- A- A+ + 3 - 7 b1 B B a1 4 8 b1 a0 Hình 2.5. Biểu đồ Karnaugh cho xilanh B Ta có phương trình logic ban đầu của B+: + B = a1.b0. x đơn giản khối 2 và 3 + B = a1.b0. x + a1.b1. x = (b0 + b1).a1. x + ⇒ B = a1. x - Và B = a1.b1.x đơn giản cột x gồm các khối 5, 6, 7 và 8, trong đó khối 8 là trống. - Ta có: B = a0.b0.x + a1.b0.x + a1.b1.x + a0.b1.x = (a0 + a1).b0.x + (a1 + a0).b1.x = b0.x + b1.x = (b0 + b1).x ⇒ B- = x ∗ Đơn giản phần tử nhớ trung gian (X) bằng biểu đồ Karnaugh: Biểu đồ Karnaugh cho thấy rằng phần tử nhớ trung x x gian ở vị trí SET bắt đầu trong khối 3, giữ vị trí đó cho - 1 - 5 đến khối 7 và 6. Từ khối 5 bắt đầu vị trí RESET và giữ b0 X X a0 vị trí đó cho đến khối 1 và 2. - 2 + 6 + b0 X a1 Phương trình logic ban đầu của X : X + + X = a1.b1. x đơn giản X ở miền gồm các khối 3, 7, + 3 + 7 b1 X X a1 4, và 8, ta có: + 4 8 X = a1.b1. x + a1.b1.x + a0.b1. x + a0.b1.x b1 a0 = ( x + x).a1.b1 + ( x + x).a0.b1 = (a1 + a0).b1 ⇒ X+ = b Hình 2.6. Biểu đồ Karnaugh 1 cho phần tử nhớ trung gian Phương trình logic ban đầu của X-: - - X = a0.b0.x đơn giản X ở miền gồm các khối 1, 5, 4 và 8, ta có: - X = a0.b0. x + a0.b0.x + a0.b1. x + a0.b1.x = ( x + x).a0.b0 + ( x + x).a0.b1 = (b0 + b1).a0 - ⇒ X = a0 (Khối trống 4 và 8 được phép sử dụng chung cho cả X+ và X-) Vậy phương trình logic sau khi đơn giản là: 31
  33. + A = x .S0 (S0: là nút khởi động) - A = b0.x + B = a1. x B- = x + X = b1 - X = a0 Sơ đồ mạch logic được biểu diễn như sau: S0 a0 a1 b0 b1 x x A+ & A+ S R - & A A- X+ S - R X Z B+ & B+ S - R B- B (Z: phần tử nhớ trung gian) Hình 2.7. Sơ đồ mạch logic sau khi đơn giản Sơ đồ mạch lắp ráp khí nén được biểu diễn: 32
  34. Xilanh A Xilanh B a a b b 0 1 0 1 + - + - A A B B Z (phần tử nhớ) X+ X- x b1 x S0 b0 a1 a0 Hình 2.8. Sơ đồ mạch lắp ráp ⇒ Sơ đồ nguyên lý làm việc của mạch khí nén đơn giản như sau: Xilanh A Xilanh B a 0 a1 b0 b1 A + A- B+ B- Z (phần tử nhớ) X+ X- x b0 b a a 1 0 1 S0 x Hình 2.9. Sơ đồ nguyên lý mạch điều khiển khí nén 33
  35. Với phương pháp giải tương tự như ở trên. Nếu ta thay hai van đảo chiều điều khiển bằng tín hiệu khí nén bằng hai van điện thì ta có sơ đồ mạch điện điều khiển: S0 x (®ãn A+ 1 a x B+ b 1 x x Z(R¬le) X+ x a 0 X- x B- 0 b x A- H×nh 2.10. S¬ ®å nguyªn lý m¹ch ®iÒu khiÓn b»ng ®iÖn 34
  36. 2.2. THIẾT KẾ MẠCH KHÍ NÉN CHO QUY TRÌNH VỚI 3 XILANH Giả sử, quy trình của máy làm sạch chi tiết gồm 3 xilanh: chi tiết đưa vào và sẽ được kẹp bằng xilanh A đi ra. Sau đó xilanh B sẽ thực hiện quy trình làm sạch một phía của chi tiết bằng vòi phun trong khoảng thời gian t1. Sau đó chi tiết sẽ được chuyển sang vị trí đối diện bằng xilanh C. Tại vị trí này chi tiết sẽ thực hiện quy trình làm sạch phía thứ 2 của chi tiết này bằng vòi phun trong khoảng thời gian t1. Sau khi thực hiện xong , xilanh C trở về vị trí ban đầu, đồng thời xilanh A sẽ lùi về ⇒ chi tiết được tháo ra. Ta có sơ đồ khí nén và biểu đồ trạng thái như sau: Xilanh A Xilanh B Xilanh C a b c 0 a1 0 b1 0 c1 A+ A- B+ B- C+ C- bước: 1 2 3 4 5 6 7 8 9 10≡1 a1 a1 Xilanh A a0 a0 b1 b1 Xilanh B t1 t1 b0 b0 b0 c1 c1 Xilanh C c1 c0 c0 + + − - + − + A B1 B1 C B2 B2 C A- Hình 2.11. Sơ đồ và biểu đồ trạng thái A+: kẹp chi tiết + + B1 , B2 : quá trình thực hiện làm sạch chi tiết bắt đầu − − B1 , B2 : quá trình thực hiện làm sạch chi tiết kết thục C+: chi tiết ở vị trí 1 C-: chi tiết ở vị trí 2 A-: tháo chi tiết Thiết lập phương trình logic: 35
  37. Bởi vì lệnh B+ và B- của piston B trong quá trình thực hiện được lặp lại 2 lần, cho nên + + − − B1 , B2 và B1 , B2 sẽ được liên kết bằng phần tử OR. Lệnh C+ và A- được thực hiện đồng thời, cho nên phương trình logic giống nhau. Ta có phương trình logic cho A+: + A = a0.b0.c1 Phương trình logic cho B+: + B = (a1.b0.c1) + (a1.b0.c0) Phương trình logic cho B-: - B = (a1.b1.c1) + (a1.b1.c0) Phương trình logic cho C-: - C = a1.b0.c1 Phương trình logic cho C+, A-: + C = a1.b0.c0 - A = a1.b0.c0 ⇒ A- = C+ Phương trình logic với các điều kiện: + - + + - Bởi vì phương trình logic cho B1 và C , cũng như B2 và C /A giống nhau, cho nên phải thêm điều kiện phụ, đó là phần tử nhớ trung gian. Lệnh SET của phần tử nhớ + − trung gian sẽ nằm khối ở giữa B1 và B1 . Lệnh RESET của phần tử trung gian sẽ nằm + − khối giữa B2 và B2 . Biểu đồ Karnaugh được biểu diễn như sau: a0 a0 a0 a0 a1 a1 a1 a1 b0 b0 b1 b1 b1 b1 b0 b0 - x + − + A A B + B + 2 X 1 C - − - + x X B1 C B2 c0 c1 c1 c0 c0 c1 c1 c0 a0 a0 a0 a0 a1 a1 a1 a1 b0 b0 b1 b1 b1 b1 b0 b0 c c c c c c c c 0 1 1 0 0 1 1 0 Hình 2.12. Biểu đồ Karnaugh với 4 biến 36
  38. Ta có: + A = a0.b0.c1. x + B = (a1.b0.c1. x ) + (a1.b0.c0.x) - B = (a1.b1.c1.x) + (a1.b1.c0. x ) - C = a1.b0.c1.x + C = a1.b0.c0. x - A = a1.b0.c0. x + X = a1.b1.c1. x - X = a1.b1.c0.x ∗ Đơn giản hành trình của xilanh A bằng biểu đồ Karnaugh (A+, A-) (Ghi chú: đối với những quy trình phức tạp, ta đơn giản biểu đồ Karnaugh bằng quy tắc sau đây: • Nới rộng ra miền của khối • Mỗi khối chỉ ghi một bước thực hiện • Những khối trống có thể kết hợp với khối đã ghi bước thực hiện • Những miền được tạo ra phải đối xứng qua trục đối xứng • Số khối của miền được tạo ra phải là lũy thừa của 2.). Theo quy tắc đó, ta đơn giản xilanh A như sau: a0 a0 a0 a0 a1 a1 a1 a1 b0 b0 b1 b1 b1 b1 b0 b0 + + + + - x A A A A A x A+ A+ A+ A+ c c c c c c c c 0 1 1 0 0 1 1 0 Hình 2.13. Biểu đồ Karnaugh cho xilanh A Ta có, phương trình logic sau khi đơn giản: + A = c1.S0 (S0: nút ấn khởi động) - A = b0.c0. x + + − − ∗ Đơn giản hành trình của xilanh B bằng biểu đồ Karnaugh ( B1 , B2 và B)1 , B2 Biểu đồ Karnaugh cho xilanh B được biểu diễn như sau: 37
  39. a0 a0 a0 a0 a1 a1 a1 a1 b0 b0 b1 b1 b1 b1 b0 b0 x B− B− B+ B+ B− 2 2 1 1 2 x B+ B− B− B+ 2 1 1 2 c0 c1 c1 c0 c0 c1 c1 c0 Hình 2.14. Biểu đồ Karnaugh cho xilanh B Ta có, phương trình logic sau khi đơn giản: + B1 = a1.c1. x + B2 = c0.x + ⇒ B = (a1.c1. x ) + c0.x − B1 = c1.x − B2 = c0. x - ⇒ B = (c1.x) + (c0. x ) ∗ Đơn giản hành trình của xilanh C (C+, C-) Biểu đồ Karnaugh cho xilanh C được biểu diễn như sau: a0 a0 a0 a0 a1 a1 a1 a1 b0 b0 b1 b1 b1 b1 b0 b0 x + - + + - C C C C C x C- C+ C- - C c0 c1 c1 c0 c0 c1 c1 c0 Hình 2.15. Biểu đồ Karnaugh cho xilanh C Ta có, phương trình logic sau khi đơn giản: + C = b0. x - C = b0.x ∗ Đơn giản hành trình của phần tử nhớ trung gian (X+, X-) Biểu đồ Karnaugh cho phần tử nhớ trung gian được biểu diễn như sau: a0 a0 a0 a0 a1 a1 a1 a1 b b b b b b b b 0 0 1 1 1 1 0 0 x X+ X- X+ X- X- x X- X+ X+ X+ c c c c c c c c 0 1 1 0 0 1 1 0 Hình 2.16. Biểu đồ Karnaugh cho phần tử nhớ trung gian 38
  40. Ta có, phương trình logic sau khi đơn giản: + X = b1.c1 - X = b1.c0 Phương trình logic của quy trình sau khi đơn giản bằng biểu đồ Karnaugh: + A = c1.S0 - A = b0.c0. x + B = (a1.c1. x ) + c0.x - B = (c1.x) + (c0. x ) + C = b0. x - C = b0.x + X = b1.c1 - X = b1.c0 Sơ đồ mạch logic của quy trình được biểu diễn: S a0 a1 b0 b1c 0 c1 x x 0 & A+ S R - & A & ≥1 & X+ & + S B S R R - & - B X Z & ≥1 t1 0 & & C+ S R C- & Hình 2.17. Sơ đồ mạch logic Sơ đồ nguyên lý mạch điều khiển bằng tín hiệu khí nén: 39
  41. Xilanh A Xilanh B Xilanh C a0 a1 b0 b1 c0 c1 A+ A- B+ B- C+ C- S0 b0 b0 a0 a1 c0 c c0 1 c1 c1 + - X X c1 c0 b1 Hình 2.18. Sơ đồ mạch khí nén 40
  42. 2.3. THIẾT KẾ MẠCH KHÍ NÉN VỚI 2 PHẦN TỬ NHỚ TRUNG GIAN Giả sử, quy trình công nghệ được biểu diễn qua biểu đồ trạng thái sau: bước: 1 234567≡1 a1 Xilanh A a0 b1 Xilanh B b0 c1 Xilanh C c 0 Hình 2.19. Biểu đồ trạng thái Phương trình logic của quy trình: Từ biểu đồ trạng thái, ở các vị trí 1, 3 và 5 phương trình logic của các xilanh A+, B+ và C+ giống nhau. Cho nên để phân biệt được các hành trình trên, ta phải thêm 2 phần tử nhớ trung gian (ký hiệu X và Y). Phương trình logic của quy trình được viết như sau: + + + + A = a0.b0.c0. x . y B = a0.b0.c0.x. y C = a0.b0.c0.x.y X = a1.b0.c0. x . y - - - - A = a1.b0.c0.x. y B = a0.b1.c0.x.y C = a0.b0.c1. x .y X = a0.b0.c1.x.y + - Y = a0.b1.c0.x. y Y = a0.b0.c0. x .y Biểu đồ Karnaugh đươc biểu diễn như sau: (tín hiệu điều khiển của phần tử nhớ trung gian được biểu diễn đối xứng qua trục) a0 a0 a0 a0 a1 a1 a1 a1 b0 b0 b1 b1 b1 b1 b0 b0 x A+ X+ y x y + + - x B Y A y x y + - - x C X B y x y x Y- C- y x y c0 c1 c1 c0 c0 c1 c1 c0 Hình 2.20. Biểu đồ Karnaugh với 2 phần tử nhớ trung gian 41
  43. Đơn giản các hành trình bằng biểu đồ Karnaugh: ∗ Đơn giản hành trình của xilanh A+, A- được biểu diễn: Ta có, phương trình logic sau khi đơn giản: + A = x . y .S0 (S0: nút khởi dộng) A- = x a a a a a a a a 0 0 0 0 1 1 1 1 b0 b0 b1 b1 b1 b1 b0 b0 x A+ + y - x - - A y x - - y x - - y c0 c1 c1 c0 c0 c1 c1 c0 Hình 2.21. Biểu đồ Karnaugh cho xilanh A+ và A- ∗ Đơn giản hành trình của xilanh B+, B- được biểu diễn: a0 a0 a0 a0 a1 a1 a1 a1 b b b b b b b b 0 0 1 1 1 1 0 0 x - - y x B+ + - y x - - B- y x - - y c0 c1 c1 c0 c0 c1 c1 c0 Hình 2.22 Biểu đồ Karnaugh cho xilanh B+ và B- Ta có, phương trình logic sau khi đơn giản: + B = a0.x. y B- = y 42
  44. ∗ Đơn giản hành trình của xilanh C+, C- được biểu diễn: a0 a0 a0 a0 a1 a1 a1 a1 b0 b0 b1 b1 b1 b1 b0 b0 x - - y x - - - y x C+ + y x - C- y c0 c1 c1 c0 c0 c1 c1 c0 Hình 2.23. Biểu đồ Karnaugh cho xilanh C+ và C- Ta có, phương trình logic sau khi đơn giản: + C = b0.x.y C- = x ∗ Đơn giản hành trình của xilanh X+, X- được biểu diễn: a0 a0 a0 a0 a1 a1 a1 a1 b0 b0 b1 b1 b1 b1 b0 b0 x - X+ y x + + y + x + X- + y x - - y c0 c1 c1 c0 c0 c1 c1 c0 Hình 2.24. Biểu đồ Karnaugh cho xilanh X+ và X- Ta có, phương trình logic sau khi đơn giản: + X = a1 - X = c1 43
  45. ∗ Đơn giản hành trình của xilanh Y+, Y- được biểu diễn: a0 a0 a0 a0 a1 a1 a1 a1 b b b b b b b b 0 0 1 1 1 1 0 0 x - - y + x - Y y x + + + y x Y- + y c0 c1 c1 c0 c0 c1 c1 c0 Hình 2.25. Biểu đồ Karnaugh cho xilanh Y+ và Y- Ta có, phương trình logic sau khi đơn giản: + Y = b1 - Y = c0. x Phương trình logic của quy trình sau khi đơn giản bằng biểu đồ Karnaugh: + + + + + A = x . y .S0 B = a0.x. y C = b0.x.y X = a1 Y = b1 - - - - - A = x B = y C = x X = c1 Y = c0. x Sơ đồ mạch logic sau khi đơn giản bằng biểu đồ Karnaugh: S0 a0 a1 b0 b1 c0 c1 x x y y & A+ S + X R - S A - R X Y+ S - Y R & & B+ S R - B & C+ S R - C Hình 2.26. Sơ đồ mạch logic 44
  46. Sơ đồ nguyên lý mạch điều khiển bằng tín hiệu khí nén: Xilanh A Xilanh B Xilanh C a0 a1 b0 b1 c0 c1 A+ A- B+ B- C+ C- S0 a0 b0 x x y y X+ X- Y+ Y- c a1 c1 b1 0 Hình 2.27. Sơ đồ mạch khí nén S 0 M¹ch ®éng lùc x y A+ K 1 A+ a 1 x x X(R¬le) x c 1 x A- K 2 A- y K 3 a 0 x B+ B+ b 1 y y Y(R¬le) y c 0 y B- K 4 B- b 0 x y C+ K 5 C+ x C- K 6 C- H×nh 2.28. S¬ ®å nguyªn lý m¹ch ®iÒu khiÓn b»ng ®iÖn 45
  47. Ch¦¬ng 3: §iÒu khiÓn logic kh¶ LËP TR×NH 3.1. Bé ®iÒu khiÓn PLC: 3.1.1. Thiết bị điều khiển logic lập trình: PLC ®Çu tiªn xuÊt hiÖn vµo n¨m 1969. Ngµy nay chóng ta ®−îc sö dông réng r·i. Tõ c¸c thiÕt bÞ nhá, ®éc lËp sö dông kho¶ng 20 ®Çu vµo/®Çu ra digital ®Õn c¸c hÖ thèng nèi ghÐp theo m¹ch module cã thÓ sö dông rÊt nhiÒu ®Çu vµo/®Çu ra, xö lý c¸c tÝn hiÖu digital hoÆc analog. Ngoµi ra, chóng cßn thùc hiÖn c¸c chÕ ®é ®iÒu khiÓn tû lÖ-tÝch ph©n- ®¹o hµm (PID) ThiÕt bÞ logic lËp tr×nh ®−îc (PLC- Programmable Logic Controler) lµ d¹ng thiÕt bÞ ®iÒu khiÓn ®Æc biÖt dùa trªn bé vi xö lý, sö dông bé nhí lËp tr×nh ®−îc ®Ó l−u tr÷ c¸c lÖnh vµ thùc hiÖn c¸c chøc n¨ng. Ch¼ng h¹n phÐp tÝnh logic, ®Þnh giê, ®Õm, thuËt to¸n ®Ó ®iÒu khiÓn m¸y vµ c¸c qu¸ tr×nh. PLC ®−îc thiÕt kÕ ®Ó dÔ cµi ®Æt Chu¬ng tr×nh hoÆc thay ®æi ch−¬ng tr×nh. ThuËt ng÷ ®iÒu khiÓn logic ®−îc sö dông v× viÖc lËp tr×nh chñ yÕu liªn quan ®Õn c¸c ho¹t logic TÝn hiÖu TÝn hiÖu thùc thi vµ chuyÓn m¹ch. ngâ vµo PLC ngâ ra C¸c thiÕt bÞ nhËp (bé c¶m biÕn, c¸c c«ng t¾c, ) vµ c¸c thiÕt bÞ xuÊt H×nh 1.1 ThiÕt ®iÒu khiÓn logic lËp tr×nh trong hÖ thèng ®−îc ®iÒu khiÓn (c¸c ®éng c¬, c¸c van, ) ®−îc nèi kÕt víi PLC. ThiÕt bÞ ®iÒu khiÓn sÏ gi¸m s¸t c¸c tÝn hiÖu vµo vµ c¸c tÝn hiÖu ra theo ch−¬ng tr×nh nµy vµ thùc hiÖn c¸c quy t¾c ®iÒu khiÓn ®· ®−îc lËp tr×nh. C¸c PLC cã −u ®iÓm chÝnh lµ cã thÓ sö dông cïng mét thiÕt bÞ ®iÒu khiÓn c¬ b¶n cho nhiÒu hÖ thèng ®iÒu khiÓn. §Ó söa ®æi hÖ thèng ®iÒu khiÔn vµ c¸c quy t¾c ®ang ®−îc sö dông, ng−êi vËn hµnh chØ cÇn nhËp tËp lÖnh kh¸c (kh«ng cÇn m¾c nèi l¹i d©y). Nhê vËy, hÖ thèng rÊt linh ho¹t, hiÖu qu¶. C¸c PLC t−¬ng tù m¸y tÝnh, nh−ng m¸y tÝnh ®−îc tèi −u hãa cho c¸c t¸c vô tÝnh to¸n vµ hiÓn thÞ; cßn PLC ®−îc chuyªn biÖt cho c¸c t¸c vô ®iÒu khiÓn vµ m«i tr−êng c«ng nghiÖp. V× vËy, c¸c PLC: - §−îc thiÕt kÕ vµ t¨ng bÒn ®Ó chÞu ®ùoc rung ®éng, nhiÖt, Èm vµ tiÕng ån - Cã s½n giao diÖn cho c¸c thiÕt bÞ nhËp vµ xuÊt - §−îc lËp tr×nh ®Ô dµng víi ng«n ng÷ lËp tr×nh dÔ hiÓu, chñ yÕu gi¶i quyÕt c¸c phÐp to¸n logic vµ chuyÓn m¹ch. 3.1.2. PhÇn cøng: HÖ thèng PLC th«ng dông cã 5 bé phËn c¬ b¶n: ThiÕt bÞ lËp tr×nh Bé nhí Giao diÖn Bé xö lý Giao diÖn nhËp trung t©m xuÊt Bé nguån 46 H×nh 1.2 HÖ thèng PLC
  48. a. Bé xö lý trung t©m (CPU): Lµ linhkiÖn chøa bé xö lý, biªn dÞch c¸c tÝn hiÖu nhËp vµ thùc hiÖn c¸c ho¹t ®éng ®iÒu khiÓn theo ch−¬ng tr×nh ®ùoc l−u trong bé nhí cña CPU, TruyÒn c¸c quyÕt ®Þnh d−íi d¹ng tÝn hiÖu ho¹t ®éng ®Õn c¸c thiÕt bÞ xuÊt. CÊu h×nh CPU tïy thuéc vµo bé vi xö lý. Nãi chung, CPU cã: - Bé thuËt to¸n vµ logic (ALU) chÞu tr¸ch nhiÖm xö lý d÷ liÖu, thùc hiÖn c¸c phÐp to¸n sè häc (céng, trõ) vµ c¸c phÐp to¸n logic AND, OR, NOT vµ EXCLUSIVE-OR. - Bé nhí (c¸c thanh ghi) bªn trong bé xö lý, ®−îc sö dông ®Ó l−u th«ng tin liªn quan ®Õn sù thùc thi ch−¬ng tr×nh. - Bé ®iÒu khiÓn ®−îc sö dông ®Ó ®iÒu khiÓn chuÈn thêi gian cña c¸c phÐp to¸n b. Bé nguån: Cã nhiÖm vô chuyÓn ®æi ®iÖn ¸p AC thµnh ®iÖn ¸p thÊp DC(5V) cÇn thiÕt cho bé xö lý vµ c¸c m¹ch ®iÖn trong c¸c module giao diÖn nhËp vµ xuÊt. c. ThiÕt bÞ lËp tr×nh: Sö dông ®Ó lËp ch−¬ng tr×nh cÇn thiÕt vµo bé nhí cña bé xö lý. Ch−¬ng tr×nh ®−îc viÕt trªn thiÕt bÞ nµy, sau ®ã ®−îc chuyÓn ®Õn bé nhí cña PLC. d. Bé nhí: Lµ n¬i l−u ch−¬ng tr×nh ®−îc sö dông cho c¸c ho¹t ®éng ®iÒu khiÓn, d−íi sù kiÓm tra cña bé vi xö lý. Trong PLC cã nhiÒu lo¹i bé nhí: - Bé nhí chØ ®äc (ROM) cung cÊp dung l−îng l−u tr÷ cho hÖ ®iÒu hµnh vµ d÷ liÖu cè ®Þnh ®−îc CPU sö dông. - Bé nhí truy cËp ngÉu nhiªn (RAM) dµnh cho ch−¬ng tr×nh cña ng−êi dïng - Bé nhí truy cËp ngÉu nhiªn (RAM) dµnh cho d÷ liÖu. §©y lµ n¬i l−u tr÷ th«ng tin theo tr¹ng th¸i cña c¸c thiÕt bÞ nhËp, xuÊt, c¸c gi¸ trÞ cña ®ång hå thêi chuÈn, c¸c bé ®Õm vµ c¸c thiÕt bÞ néi vi kh¸c. RAM d÷ liÖu ®«i khi ®−îc xem lµ b¶ng d÷ liÖu hoÆc b¶ng ghi. Mét phÇn cña bé nhí nµy, khèi ®Þa chØ, dµnh cho c¸c ®Þa chØ ngâ vµo vµ ngâ ra, cïng víi tr¹ng th¸i cña c¸c ngâ vµo vµ ngâ ra ®ã. Mét phÇn dµnh cho d÷ liÖu ®−îc cµi ®Æt tr−íc, vµ mét phÇn kh¸c dµnh ®Ó l−u tr÷ c¸c gi¸ trÞ cña bé ®Õm, c¸c gi¸ trÞ cña ®ång hå thêi chuÈn, - Bé nhí chØ ®äc cã thÓ xãa vµ lËp tr×nh ®−îc (EPROM) lµ c¸c ROM cã thÓ ®−îc lËp tr×nh, sau ®ã ch−¬ng tr×nh nµy ®−îc th−êng tró trong ROM. Ng−êi dïng cã thÓ thay ®æi ch−¬ng tr×nh vµ d÷ liÖu trong RAM. TÊt c¶ c¸c PLC ®Ó l−u ch−¬ng tr×nh do ng−êi dïng cµi ®Æt vµ d÷ liÖu ch−¬ng tr×nh. Tuy nhiªn, ®Ó tr¸nh mÊt m¸t ch−¬ng tr×nh khi nguån c«ng suÊt bÞ ng¾t, PLC sö dông ¾c quy ®Ó duy tr× néi dung RAM trong mét thêi gian. Sau khi ®ùoc cµi ®Æt vµo RAM, ch−ong tr×nh cã trÓ ®−îc t¶i vµo vi m¹ch cña bé nhí EPROM, th−êng lµ module cã khãa ®èi víi PLC, do ®ã ch−¬ng tr×nh trë thµnh vÜnh cöu. Ngoµi ra cßn cã c¸c bé ®Öm t¹m thêi, l−u tr÷ c¸c kªnh nhËp/xuÊt. Dung l−îng l−u tr÷ cña bé nhí ®ùoc x¸c ®Þnh b»ng sè l−îng tõ nhÞ ph©n cã thÓ l−u tr÷ ®−îc. Nh− vËy, nÕu dung l−îng bé nhí lµ 256 tõ, bé nhí ®ã cã thÓ l−u tr÷ 256x8= 2048 bit, nÕu sö dông c¸c tõ 8 bit, vµ 256x16= 4096 bit, nÕu c¸c tõ ®−îc sö dông lµ 16 bit. KÝch cì bé nhí th−êng ®−îc chuyªn biÖt theo sè l−îng vÞ trÝ l−u tr÷ kh¶ dông víi 1K biÓu diÔn sè 210=1024. C¸c nhµ s¶n xuÊt cung cÊp vi m¹ch bé nhí víi c¸c vÞ trÝ l−u tr÷ theo nhãm 1, 4 vµ 8 bit. Bé nhí 4Kx1x1024 bit vÞ trÝ. Bé nhí 4Kx8 cã 4x8x1024 bit vÞ trÝ. ThuËt ng÷ byte ®−îc sö dông cho tõ cã ®é dµi 8 bit. V× vËy, bé nhí 4Kx8 cã thÓ l−u tr÷ 4096 byte. Víi bus ®Þa chØ 16 bit, b¹n cã thÓ cã 216 ®Þa chØ kh¸c nhau, vµ víi c¸c tõ 8 bit ®−îc l−u tr÷ ë mçi ®Þa chØ, b¹n cã thÓ cã 216x8 ®Þa chØ l−u tr÷, vµ ®Ó sö dông bé nhí cã dung l−îng 216x8/210= 64Kx8, b¹n cã thÓ cã cÊu h×nh gåm bèn vi m¹ch nhí 16Kx8. 47
  49. e. C¸c phÇn nhËp vµ xuÊt: Lµ n¬i bé xö lý nhËn th«ng tin tõ c¸c thiÕt bÞ ngo¹i vi vµ truyÒn th«ng tin ®Õn c¸c thiÕt bÞ bªn ngoµi. TÝn hiÖu nhËp cã thÓ tõ c¸c c«ng t¾c, c¸c bé c¶m biÕn, c¸c tÕ bµo quang ®iÖn trong c¬ cÊu ®Õm, c¸c bé c¶m biÕn nhiÖt ®é, c¸c bé c¶m biÕn l−u l−îng, C¸c thiÕt bÞ xuÊt cã thÓ ®Õn cuén d©y cña bé khëi ®éng ®éng c¬, c¸c van Solenoid, C¸c thiÕt bÞ nhËp xuÊt cã thÓ ®−îc ph©n lo¹i theo kiÓu tÝn hiÖu cung cÊp, rêi r¹c, digital hoÆc analog. C¸c tÝn hiÖu cung cÊp, rêi r¹c hoÆc digital lµ c¸c a) thiÕt bÞ cã tÝn hiÖu ON hoÆc OFF. C«ng Thêi gian §iÖn ¸p t¾c lµ thiÕt bÞ cung cÊp tÝn hiÖu rêi r¹c, b) cã hoÆc kh«ng cã ®iÖn ¸p. VÒ c¬ b¶n, c¸c thiÕt bik digital cã thÓ ®−îc xem lµ c¸c Thêi gian thiÕt bÞ rêi r¹c, víi chuçi c¸c tÝn hiÖu c) ON-OFF. C¸c thiÕt bÞ analog cung cÊp Thêi gian c¸c tÝn hiÖu cã ®é lín tØ lÖ víi gi¸ trÞ §iÖn ¸p §iÖn ¸p cña biÕn ®ang ®−îc gi¸m s¸t.VÝ dô, bé H×nh 1.3 C¸c lo¹i tÝn hiÖu cÈm biÕn nhiÖt ®é cã thÓ cung cÊp ®iÖn a)rêi r¹c; b)digital; c)analog ¸p tØ lÖ víi nhiÖt ®é. - C¸c thiÕt bÞ nhËp: + C¸c bé c¶m biÕn cung cÊp tÝn hiÖu digital/rêi r¹c (cã-kh«ng), c¸c ngâ ra cã thÓ ®−îc nèi kÕt dÔ dµng víi cæng nhËp cña PLC. C¸c bé c¶m biÕn cung cÊp tÝn hiÖu analog ph¶i chuyÓn thµnh tÝn hiÖu digital tr−íc khi nhËp vµo cæng PLC. Sau ®©y lµ mét sè bé c¶m biÕn th«ng dông: §iÖn ¸p nguån PLC PLC H×nh 1.4 C¸c bé c¶m biÕn c«ng t¾c §ßn bÈy ®uîc Ên xuèng Con l¨n ®uîc Ên xuèng b»ng c¸ch nhÊn b»ng c¸ch nhÊn Nót vËn hµnh Nót vËn hµnh c) c«ng t¾c c«ng t¾c Nót vËn hµnh c«ng t¾c H×nh 1.5 C¸c c«ng t¾c giíi h¹n ®uîc vËn hµnh b»ng a)®ßn bÈy; b)con l¨n c) cam (cã thÓ quay víi vËn tèc kh«ng ®æi vµ ®ãng më c«ng t¾c theo kho¶ng thêi gian nhÊt ®Þnh) kh«ng ®æi VËt thÓ kim lo¹i + C¸c c«ng t¾c gi¸n tiÕp ®−îc sö dông ®Ó ph¸t hiÖn sù hiÖn h÷u cña vËt thÓ mµ kh«ng 48 Tõ truêng Dßng ®iÖn eddy xoay chiÒu H×nh 1.6 C«ng t¾c gi¸n tiÕp kiÓu
  50. tiÕp xu¸c víi vËt thÓ ®ã. C«ng t¾c nµy cã nhiÒu d¹ng, mét sè chØ phï hîp víi c¸c vËt thÓ kim lo¹i. C«ng t¾c gi¸n tiÕp kiÓu c¶m øng gåm cuén d©y quÊn quanh lâi s¾t. Khi mét ®Çu cña lâi s¾t ®−îc ®Æt gÇn vËt thÓ kim lo¹i cã chøa s¾t, sÏ cã sù thay ®æi vÒ l−îng cña lâi kim lo¹i kÕt hîp víi cuén d©y, do ®ã, lµm thay ®æi ®é c¶m øng cña lâi kim lo¹i. Sù thay ®æi nµy cã thÓ ®−îc gi¸m s¸t b»ng m¹ch céng h−ëng, sù hiÖn diÖn cña vËt thÓ kim lo¹i cã chøa s¾t sÏ lµm thay ®æi dßng ®iÖn trong m¹ch. Dßng ®iÖn nµy cã thÓ ®−îc sö dông ®Ó kÝch ho¹t m¹ch c«ng t¾c ®iÖn tö, t¹o thµnh thiÕt bÞ ®ãng – ng¾t. VËt thÓ cã thÓ bÞ ph¸t hiÖn ë kho¶ng c¸ch 2 – 15 mm. + C«ng t¾c l−ìi gµ: C«ng t¾c nµy gåm hai d¶i s¾t tõ ®µn håi, xÕp chång nh−ng kh«ng tiÕp xóc víi nhau ®−îc g¾n vµo vá thñy tinh hoÆc chÊt dÎo. Khi nam ch©m hoÆc cuén ®ay mang dßng ®iÖn ®Õn gÇn c«ng t¾c, c¸c Nam ch©m d·i s¾t sÏ bÞ tõ hãa vµ hót nhau, lµm c¸c tiÕp C¸c thanh ®µn håi ®iÓm ®ãng. Nam ch©m lµm ®ãng c¸c tiÕp ®iÓm khi c¸ch c«ng t¾c kho¶ng 1 mm. V× vËy, c«ng t¾c nµy ®−îc sö dông réng r·i trong c¸c thiÕt bÞ chèng trém ®Ó ph¸t hiÖn khi cöa bÞ më; nam Vá C¸c tiÕp ®iÓm ch©m g¾n lªn cöa vµ c«ng t¾c l−ìi gµ g¾n lªn H×nh 1.7 C«ng t¾c luìi gµ khung cöa. Khi cöa më c«ng t¾c sÏ më. + C«ng t¾c gi¸n tiÕp ®−îc sö dông víi c¸c vËt thÓ kim lo¹i vµ phi kim lo¹i lµ c«ng t¾c kiÓu ®iÖn dung. §iÖn dung cña tô ®−îc x¸c ®Þnh b»ng kho¶ng c¸ch gi÷a hai b¶n cùc, kho¶ng c¸ch cµng nhá ®iÖn dung cµng cao. Bé c¶m biÕn cña c«ng t¾c kiÓu ®iÖn dung lµ mét trong hai b¶n cùc cña tô ®iÖn, b¶n kia lµ vËt thÓ kim lo¹i. Sù tiÕp cËn cña vËt thÓ kim lo¹i ®−îc ph¸t hiÖn nhê sù thay ®æi ®iÖn dung. Bé c¶m biÕn còng cã thÓ ®−îc sö dông ®Ó ph¸t hiÖn nhê sù thay ®æi ®iÖn dung. Bé c¶m biÕn còng cã thÓ ®−îc sö dông ®Ó ph¸t hiÖn c¸c vËt thÓ kim lo¹i v× ®iÖn dung cña tô phô thuéc vµo chÊt ®iÖn m«i gi÷a hai b¶n. Trong tr−êng hîp nµy, c¸c b¶n cùc lµ bé c¶m biÕn vµ §Çu bé c¶m biÕn d©y nèi ®Êt, vËt thÓ phi kim lo¹i lµ chÊt ®iÖn m«i. Sù thay ®æi ®iÖn dung cã thÓ ®−îc sö dông ®Ó kÝch ho¹t m¹ch c«ng t¾c ®iÖn tö vµ VËt thÓ t¹o thµnh thiÕt bÞ ®ãng – ng¾t. C«ng t¾c kiÓu ®iÖn dung cã thÓ ®−îc sö dông ®Ó ph¸t hiÖn Hai b¶n cùc tô ®iÖn c¸c vËt thÓ khi chóng c¸ch ®Çu bé c¶m biÕn H×nh 1.8 C«ng t¾c kiÓu ®iÖn dung kho¶ng 4-60 mm. + C¸c thiÕt bÞ chuyÓn m¹ch quang ®iÖn cã thÓ v©nh hµnh theo kiÓu truyÒn ph¸t, vËt thÓ cÇn ph¸t hiÖn sÏ ch¾n chïm s¸ng (th−êng lµ bøc x¹ hång ngo¹i), kh«ng cho chóng chiÕu tíi thiÕt bÞ dß (H×nh 1.9(a)); hoÆc theo kiÓu ph¶n x¹, vËt thÓ cÇn ph¸t hiÖn sÏ ph¶n chiÕu chïm s¸ng lªn thiÕt bÞ dß (H×nh 1.9(b)). Trong c¶ hai kiÓu, cùc ph¸t bøc x¹ th«ng th−êng lµ diode ph¸t quang (LED). ThiÕt bÞ dß bøc x¹ cã thÓ lµ transistor quang, th−êng lµ hai transistor, ®−îc gäi lµ cÆp Darlington. CÆp Darlington lµm t¨ng ®é nh¹y cña thiÕt bÞ. Tïy theo m¹ch ®−îc sö dông, ®Çu ra cã thÓ ®−îc chÕ t¹o ®Ó chuyÓn m¹ch ®Õn møc cao hoÆc møc thÊp khi ¸nh s¸ng ®Õn transistor. C¸c bé c¶m biÕn ®−îc cung cÊp d−íi d¹ng c¸c hép c¶m nhËn sù cã mÆt cña c¸c vËt thÓ ë kho¶ng c¸ch ng¾n, th−êng nhá h¬n 5 mm. H×nh 1.9(c) minh häa bé c¶m biÕn ch÷ U, trong ®ã vËt thÓ ng¨n chÆn chïm a) b) c) s¸ng. Nguån s¸ng Diode ph¸t quang 49 VËt thÓ VËt thÓ C¸c ch©n ThiÕt bÞ dß quang häc èi kÕ ®i
  51. + Bé m· hãa: ThuËt ng÷ m· hãa ®−îc sö dông cho thiÕt bÞ cung cÊp tÝn hiÖu ra digital LED Bé c¶m biÕn theo sù dÞch chuyÓn gãc hoÆc tuyÕn tÝnh. Bé m· ¸nh s¸ng hãa gia sè t×m c¸c thay ®æi chuyÓn dÞch gãc hoÆc tuyÕn tÝnh tõ vÞ trÝ chuÈn cho tr−íc, cßn bé m· hãa tuyÖt ®èi cung cÊp vÞ trÝ gãc hoÆc tuyÕn tÝnh thùc tÕ. H×nh 1.10 D¹ng c¬ b¶n cña bé m· hãa gia sè + C¸c bé c¶m biÕn nhiÖt ®é: D¹ng ®¬n gi¶n cña bé c¶m biÕn nhiÖt ®é cã thÓ ®−îc sö dông ®Ó cung cÊp tÝn hiÖu ®ãng-ng¾t khi nhiÖt ®é ®¹t ®Õn gi¸ trÞ x¸c ®Þnh, lµ phÇn tö l−ìng kim . PhÇn tö nµy gåm hai d¶i kim lo¹i kh¸c nhau, vÝ dô, ®ång thau vµ s¾t, ®−îc g¾n víi nhau. Hai kim lo¹i nµy cã hÖ sè d·n në kh¸c nhau. Khi nhiÖt ®é t¨ng, d¶i l−ìng kim sÏ uèn cong, do mét trong hai kim lo¹i cã hÖ sè d·n në nhiÖt lín h¬n. Kim lo¹i d·n në cao h¬n sÏ ë mÆt låi cña phÇn cong. Khi nguéi, hiÖu øng uèn cong x¶y ra theo chiÒu ng−îc l¹i. Sù chuyÓn ®éng nµy cña d¶i l−ìng kim cã thÓ ®−îc sö dông ®Ó ng¾t c¸c §ång thau tiÕp xóc ®iÖn, tõ ®ã, ë nhiÖt ®é nhÊt ®Þnh, sÏ ®ãng-ng¾t dßng ®iÖn trong m¹ch. ThiÕt dÞ nµy S¾t C¸c tiÕp ®iÓm cã ®é chÝnh x¸c cao, nh−ng ®−îc sö dông phæ biÕn trong c¸c bé ®iÒu nhiÖt cña hÖ thèng nhiÖt H×nh 1.11 D¹ng c¬ b¶n cña bé m· hãa gia sè gia dông. + C¸c bé c¶m biÕn kho¶ng dÞch chuyÓn: lµ biÕn ¸p vi sai biÕn thiªn tuyÕn tÝnh (LVDT), thiÕt bÞ nµy cung c¸p ®iÖn ¸p ra theo vÞ trÝ cña thanh s¾t. LVDT gåm ba cuén d©y ®èi xøng suèt hµnh tr×nh thanh s¾t di chuyÓn. Cuén thø cÊp1 v1 v1-v2 Cuén s¬ cÊp §iÖn ¸p ra §iÖn ¸p ac Cuén thø cÊp2 kh«ng ®æi §iÖn ¸p ac v2 Thanh s¾t kh«ng ®æi Kho¶ng dÞch chuyÓn Khi dßng ®iÖn xoay chiÒu ®−îc ®−a vµo cuén s¬ cÊp, ®iÖn ¸p xoay chiÒu ®−îc t¹o ra trong hai cuén d©y thø cÊp. Khi lâi s¾t ë chÝnh gi÷a hai cuén d©y thø cÊp, ®iÖn ¸p sinh ra trong hai cuén thø cÊp b»ng nhau. C¸c ®Çu ra tõ hai cuén d©y thø cÊp ®−îc nèi kÕt sao cho tÝn hiÖu ra kÕt hîp cña chóng kh¸c víi ®iÖn ¸p cña hai cuén d©y thø cÊp. Khi thanh s¾t ë chÝnh gi÷a, ®iÖn ¸p xoay chiÒu trªn hai cuén thø cÊp b»ng nhau, v× vËy, kh«ng cã ®iÖn ¸p ra. Khi thanh s¾t dÞch chuyÓn ra khái vÞ trÝ gi÷a, lÖch vÒ phÝa mét trong hai cuén d©y thø cÊp kh«ng b»ng nhau. Sù chªnh lÖch ®iÖn ¸p gi÷a hai cuén d©y thø cÊp phô thuéc vµo vÞ trÝ cña thanh s¾t. §iÖn ¸p ra tõ LVDT lµ ®iÖn ¸p xoay chiÒu. §iÖn ¸p nµy th−êng ®−îc chuyÓn thµnh ®iÖn ¸p dc. Analog vµ ®−îc khuÕch ®¹i tr−íc khi dÉn vµo kªnh analog cña PLC. + C¸c bé c¶m biÕn ¸p suÊt: 50
  52. C¸c bé c¶m biÕn ¸p suÊt th«ng dông cung cÊp c¸c ®¸p øng liªn quan ®Õn ¸p suÊt lµ kiÓu mµng vµ kiÓu xÕp. KiÓu mµng gåm mét ®Üa máng b»ng kim lo¹i hoÆc chÊt dÎo, ®−îc ®Þnh vÞ theo chu vi. Khi ¸p suÊt ë hai phÝa cña mµng kh¸c nahu, t©m mµng bÞ lÖch. §é lÖch nµy t−¬ng øng víi chªnh lÖch ¸p suÊt ë hai phÝa, vµ cã thÓ ph¸t hiÖn nhê c¸c ®ång hå biÕn d¹ng ®−îc g¾n víi mµng (H×nh 1.13(a)), hoÆc sö dông ®é lÖch nµy ®Ó nÐn tÝnh thÓ ¸p ®iÖn (H×nh 1.13(b)). Khi tinh thÓ ®iÖn ¸p bÞ nÐn, sÏ cã sù chuyÓn dÞch t−¬ng ®èi c¸c ®iÖn tÝch ds−¬ng vµ ©m trong trong tinh thÓ ®ã vµ c¸c bÒ mÆt phÝa ngoµi cña tinh thÓ sÏ tÝch ®iÖn. Do ®ã hiÖu ®iÖn thÕ xuÊt hiÖn. Mµng ¸p suÊt 2 dïng cho biÕn d¹ng t©m 2 cho biÕn d¹ng bªn ngoµi 1 2/3 4 ¸p suÊt t¸c dông H×nh 1.13 Bé c¶m biÕn ¸p suÊt Tinh thÓ a)Bé c¶m biÕn lùc; b)KiÓu ¸p ®iÖn + Bµn phÝm: NhiÒu m¸y sö dông bµn phÝm nhá ®Ó nhËp c¸c lÖnh x¸c lËp ®iÒu kiÖn ®wocj yªu cÇu cho c¸c ngâ ra, nhiÖt ®é hoÆc tèc ®é. C¸c bµn phÝm nµy th−êng cã c¸c nót khi ®−îc nhÊn xuèng sÏ vËn hµnh c¸c ®Öm cao su silicon dÉn ®iÖn ®Ó thùc hiÖn c¸c tiÕp xóc. Thay v× nèi tõng phÝm riªng lÎ vµ dïng 12 ®Çu vµo, c¸c phÝm ®−îc nèi kÕt thµnh hµng vµ cét, viÖc Ên phÝm riªng lÎ cã thÓ cung cÊp ®Çu ra theo cét vµ ®Çu ra theo hµng duy nhÊt cho phÝm ®ã. §iÒu nµy lµm gi¶m ®Çu vµo cÇn thiÕt cho PLC. 1 2 3 4 5 6 7 8 9 NC * 0 # 1 2 3 456 7 8 H×nh 1.14 Bµn phÝm 12 chiÒu - C¸c thiÕt bÞ xuÊt: C¸c cæng ra cña PLC cã kiÓu r¬le hoÆc bé c¸ch ®iÖn quang víi c¸c kiÓu transistor hoÆc triac tïy theo c¸c thiÕt bÞ ®−îc nèi kÕt víi chóng sÏ ®−îc ®ãng hoÆc më. Nãi chung, tÝn hiÖu digital tõ kªnh xuÊt cña PLC ®−îc sö dông ®Ó ®iÒu khiÓn thiÕt bÞ kÝch ho¹t, sau ®ã thiÕt bÞ kÝch ho¹t ®iÒu khiÓn qu¸ tr×nh nµo ®ã. ThuËt ng÷ thiÕt bÞ kÝch ho¹t ®−îc sö dông cho thiÕt bÞ biÕn ®æi tÝn hiÖu ®iÖn thµnh ho¹t ®éng cã c«ng suÊt cao h¬n, sau ®ã ho¹t ®éng nµy sÏ ®iÒu khiÓn qu¸ tr×nh. + C«ng t¾c t¬: C¸c Solenoid quyÕt ®Þnh sè l−îng thiÕt Tõ PLC BÞ kÝch ho¹t ®iÒu khiÓn ngâ ra. Khi dßng ®iÖn ®i qua Solenoid, tõ tr−êng ®−îc sinh ra, tõ tr−êng nµy cã thÓ hót c¸c bé phËn kim lo¹i s¾t trong vïng l©n cËn. VÒ b¶n chÊt, Contactor lµ mét d¹ng KÝ hiÖu R¬le, sù kh¸c nhau lµ thuËt ng÷ R¬le ®−îc sö Solenoid chuyÓn m¹ch 51 H×nh 1.15 Contactor
  53. Dông cho thiÕt bÞ chuyÓn m¹ch c¸c dßng ®iÖn nhá, thÊp h¬n 10A, cßn thuËt ng÷ contactor ®−îc sö dông cho thiÕt bÞ chuyÓn m¹ch dßng ®iÖn lín, cã thÓ ®Õn hµng tr¨m ampere. + C¸c van ®iÒu khiÓn h−íng: Mét vÝ dô kh¸c vÒ viÖc sö dông Solenoid lµm thiÕt bÞ kÝch ho¹t lµ van vËn hµnh b»ng Solenoid. Van nµy cã thÓ ®−îc sö dông ®Ó ®iÒu khiÓn h−íng l−u th«ng cña khÝ nÐn hoÆc dÇu Ðp, vµ còng ®−îc sö dông ®Ó vËn hµnh c¸c thiÕt bÞ kh¸c, ch¼ng h¹n, chuyÓn ®éng cña piston trong xilanh. Xilanh t¸c ®éng ®¬n Van hai vÞ trÝ Solenoid P R N¹p X¶ Van 4/2 S0 Nót bÊm Xilanh t¸c ®éng kÐp P Van 2/2 VËn hµnh b»ng lß xo N¹p/X¶ X¶/N¹p P R Van 3/2 H×nh 1.16 C¸c van vµ xilanh 3.2. C¸c thiÕt bÞ logic chuÈn 3.2.1. Ch−¬ng tr×nh: Ch−¬ng tr×nh lµ mét chuçi c¸c lÖnh nèi tiÕp nhau d−îc viÕt theo ng«n ng÷ mµ PC cã thÓ hiÓu ®−îc. Cã 3 d¹ng ch−¬ng tr×nh: instruction, ladder vµ SFC/STL. Kh«ng ph¶i tÊt c¶ c¸c c«ng cô lËp tr×nh ®Òu cã thÓ lµm viÖc ®−îc c¶ 3 d¹ng trªn. Bé lËp tr×nh b»ng tay chØ lµm viÖc ®−îc víi d¹ng instruction trong khi hÇu hÕt c¸c c«ng cô lËp tr×nh ®å häa sÏ lµm viÖc c¶ d¹ng instruction vµ ladder. C¸c phÇn mÒm chuyªn dông sÏ cho phÐp lµm viÖc víi d¹ng SFC. LD X10 OUT Y7 AND M38 SET S5 LD X21 OUT T01 K40 D¹ng instruction D¹ng ladder D¹ng SFC 3.2.2. C¸c thiÕt bÞ c¬ b¶n dïng trong lËp tr×nh: Cã 6 thiÕt bÞ c¬ b¶n “thiÕt bÞ bit”, nghÜa lµ c¸c thiÕt bÞ nµy cã hai tr¹ng th¸i ON hoÆc OFF, 1 hoÆc 0. 52
  54. Cã nhiÒu ng«n ng÷ lËp tr×nh nh−ng môc ®Ých viÖc ssö dông nh¾m ®Õn ng−êi kh«ng ®ßi hái kiÕn thøc cao vÒ lËp tr×nh. Do ®ã, viÖc lËp tr×nh kiÓu bËc thang ®−îc nghiªn cøu vµ øng dông. §©y lµ ph−¬ng ph¸p viÕt ch−¬ng tr×nh cã thÓ chuyÓn thµnh m· m¸y nhê phÇn mÒm chuyªn dïng cho bé vi xö lý cña PLC. - X hoÆc I: dïng ®Ó chØ ngâ vµo vËt lý g¾n trùc tiÕp vµo PC - Y hoÆc Q hoÆc O: dïng ®Ó chØ ngâ ra nèi trùc tiÕp tõ PC - T: dïng ®Ó x¸c ®Þnh giê cã trong PC - C: dïng ®Ó x¸c ®Þnh thiÕt bÞ ®Õm cã trong PC - M vµ S: dïng nh− lµ c¸c P¬le ho¹t ®éng trong PC §Ó vÏ s¬ ®å thang, cÇn tu©n thñ c¸c quy −íc sau: • C¸c ®−êng däc trªn s¬ ®å biÓu diÔn ®−êng NÊc 1 c«ng suÊt, c¸c m¹ch ®−îc nèi kÕt gi÷a c¸c ®−êng NÊc 2 nµy. NÊc 3 • Mçi nÊc thang x¸c ®Þnh mét ho¹t ®éng trong NÊc 4 qu¸ tr×nh ®iÒu khiÓn. END NÊc cuèi • S¬ ®å thang ®−îc ®äc tõ tr¸i sang ph¶i vµ H×nh 1.17 QuÐt chu¬ng tr×nh thang Tõ trªn xuèng. NÊc ë ®Ønh thang ®−îc ®äc tõ tr¸i sang ph¶i. TiÕp theo, nÊc thø hai tÝnh tõ trªn xuèng ®−îc ®äc tõ tr¸i sang ph¶i, Khi ë chÕ ®é ho¹t ®éng, PLC sÏ ®i tõ ®Çu ®Õn cuèi ch−¬ng tr×nh thang, nÊc cuèi cña ch−¬ng tr×nh thang ®−îc ghi chó râ rµng, sau ®ã lÆp l¹i nh− ®Çu. Qóa tr×nh lÇn l−ît ®i qua tÊt c¶ c¸c nÊc cña ch−¬ng tr×nh ®−îc gäi lµ chu tr×nh. • Mçi nÊc b¾t ®Çu víi mét hoÆc nhiÒu ngâ vµo vµ kÕt thóc víi Ýt nhÊt mét ngâ ra. ThuËt ng÷ ngâ vµo ®−îc dïng cho ho¹t ®éng ®iÒu khiÓn, ch¼ng h¹n ®ãng c¸c tiÕp ®iÓm c«ng t¾c , ®−îc dïng lµm ngâ vµo PLC. ThuËt ng÷ ngâ ra ®−îc sö dông cho thiÕt bÞ ®−îc nèi kÕt víi ngâ ra cña PLC. • C¸c thiÕt bÞ ®iÖn ®−îc tr×nh bµy ë ®iÒu kiÖn chuÈn cña chóng. V× vËy, c«ng t¾c th−êng më ®−îc tr×nh bµy trªn s¬ ®å thang ë tr¹ng th¸i më. C«ng t¾c th−êng ®ãng ®−îc tr×nh bµy ë tr¹ng th¸i ®ãng. • ThiÕt bÞ bÊt kú cã thÓ xuÊt hiÖn trªn nhiÒu c¸c nÊc thang. VÝ dô, cã thÓ cã r¬le ®ãng m¹ch mét hoÆc nhiÒu thiÕt bÞ. C¸c mÉu tù vµ/hoÆc c¸c sè gièng nhau ®−îc sö dông ®Ó ghi nh·n cho thiÕt bÞ trong tõng tr−êng hîp. • C¸c ngâ vµo vµ ra ®−îc nhËn biÕt theo ®Þa chØ cña chóng, ký hiÖu tïy theo nhµ s¶n xuÊt PLC. §ã lµ ®Þa chØ ngâ vµo hoÆc ngâ ra trong bé nhí PLC. C¸c PLC Mitsubishi series F sö dông mÉu tù X ®øng tr−íc c¸c phÇn tö nhËp, Y ®øng tr−íc c¸c phÇn tö xuÊt, vµ sö dông c¸c sè theo sau: C¸c ngâ vµo: X400-407, 500-507, 510-513 (24 ngâ vµo kh¶ dÜ) C¸c ngâ ra: Y-437, 530-537 (16 ngâ ra kh¶ dÜ) Toshiba cu·ng sö dông mÉu tù X vµ Y víi c¸c ngâ vµo, ch¼ng h¹n, X000 vµ X001, cµ c¸c ngâ ra Y000 vµ Y001. Siemens sö dông mÉu tù I cho ngâ vµo vµ Q cho ngâ ra, vÝ dô, I0.1 vµ Q2.0. Sprecher+Schuh ®¸nh sè ngâ vµo b»ng X vµ ngâ ra b»ng Y, vÝ dô, X001 vµ Y001. Allen Bradley sö dông I vµ O, vÝ dô, I:21/01 vµ O:22/01. C¸c ký hiÖu tiªu chuÈn ®−îc sö dông cho thiÕt bÞ nhËp vµ xuÊt: C¸c tiÕp ®iÓm ngâ vµo thõ¬ng më C¸c tiÕp ®iÓm ngâ vµo thõ¬ng ®ãng LÖnh ®Æc biÖt 53 hoÆc ThiÕt bÞ xuÊt
  55. 3.2.3. C¸c lÖnh c¬ b¶n: Ph−¬ng ph¸p nµy ssö dông m· nhí, mçi m· t−¬ng øng víi mét thµnh phÇn cña thang. C¸c m· ®−îc sö dông kh¸c nhau tïy theo nhµ s¶n xuÊt, mÆc dï tiªu chuÈn IEC 1131-3 ®· ®wocj ®Ò s¶n xuÊt. §èi víi n¾c khëi ®Çu, lu«n lu«n ph¶i sö dông m· nÊc khëi ®Çu. M· nµy cã thÓ lµ LD, A, L hoÆc STL, ®Ó biÓu thÞ nÊc thang khëi ®Çu víi c¸c tiÕp ®iÓm më; hoÆc LDI, LND, LD NOT, AN, LN hoÆc STR NOT, ®Ó cho biÕt nÊc khëi ®Çu víi c¸c tiÕp ®iÓm ®ãng. TÊt c¶ c¸c nÊc ph¶i kÕt thóc b»ng ngâ ra. M· ngâ ra cã thÓ lµ OUT hoÆc =. a. Load, Load Inverse: LÖnh Sè bø¬c Chøc n¨ng D¹ng mÉu ThiÕt bÞ gîi nhí chu¬ng tr×nh T¸c vô logic LD X, Y, M, khëi t¹o-lo¹i 1 (LoaD) S, T, C contact NO LD T¸c vô logic X, Y, M, (LoaD khëi t¹o-lo¹i S, T, C 1 Inverse) contact NC C¸c ®Æc ®iÓm c¬ b¶n cÇn nhí: - LÖnh LD vµ LDI nèi trùc tiÕp ®Çu bªn tr¸i - LÖnh LD vµ LDI còng ®−îc dïng ®Ó xavs ®Þnh mét khèi ch−¬ng tr×nh khi dïng lÖnh ORB vµ ANB. VÝ dô: X0 LD X 0 Y0 OUT Y 0 X1 M100 LDI X 1 OUT M 100 SPK 19 T0 LD T 0 T0 OUT Y 1 Y1 b. Out: LÖnh Sè bø¬c Chøc n¨ng D¹ng mÉu ThiÕt bÞ gîi nhí chu¬ng tr×nh 54 Y, M: 1 T¸c vô logic S, cuén M OUT cuèi- lo¹i Y, M,S, chuyªn dïng:2
  56. C¸c ®iÓm c¬ b¶n cÇn nhí: - LÖnh OUT nèi trùc tiÕp víi ®Çu bªn ph¶i - LÖnh OUT kh«ng thÓ dïng ®Ó ®iÒu khiÓn thiÕt bÞ ngâ vµo lo¹i X - NhiÒu lÖnh OUT cã thÓ ®−îc nèi song song c. And, And Inverse: LÖnh Sè bø¬c Chøc n¨ng D¹ng mÉu ThiÕt bÞ gîi nhí chu¬ng tr×nh Nèi tiÕp c¸c AND X, Y, M, contact NO 1 (AND) S, T, C (thõ¬ng më) ANI Nèi tiÕp c¸c X, Y, M, (And contact NC S, T, C 1 Inverse) (thõ¬ng ®ãng) VÝ dô: X2 X0 LD X 2 Y3 AND X 0 Y3 X3 M101 OUT Y 3 ANI X 3 OUT M 101 Y4 AND T 1 OUT Y 1 C¸c ®iÓm c¬ b¶n cÇn nhí: - LÖnh AND vµ ANI ®−îc dïng ®Ó nèi tiÕp thªm mét contact. Cã thÓ nèi nhiÒu contact thµnh mét chuçi nèi tiÕp nÕu cÇn. - ViÖc sö lý thªm mét cuén d©y qua mét contact, lÖnh OUT ®Çu tiªn ®−îc gäi lµ ngâ ra “follow-on”. C¸c ngâ ra follow-on cho phÐp xö lý ngâ ra theo ®óng tr×nh tù ®· nghi. d. Or, Or Inverse: LÖnh Sè bø¬c Chøc n¨ng D¹ng mÉu ThiÕt bÞ gîi nhí chu¬ng tr×nh Nèi song song OR X, Y, M, c¸c contact NO 1 (OR) 55 S, T, C (thõ¬ng më) Nèi
  57. C¸c ®Æc ®iÓm cÇn nhí: - LÖnh OR vµ ORI ®−îc dïng ®Ó nèi song song mét contact. §Ó nèi mét khèi cã nhiÒu contact nèi tiÕp, song song víi khèi kh¸c, ta dïng lÖnh ORB. - Mét bªn cña lÖnh OR/ORI lu«n nèi víi ®Çu bªn tr¸i Giíi h¹n ngo¹i vi: MÆc dï kh«ng giíi h¹n sè contact m¾c song song, nh−ng mét sè b¶ng ®iÒu khiÓn lËp tr×nh, mµn h×nh vµ m¸y in sÏ kh«ng thÓ nµo hiÓn thÞ hoÆc in ch−¬ng tr×nh nÕu nã v−ît giíi h¹n cña phÇn cøng. Mçi dßng hoÆc mçi nh¸nh cña ch−¬ng tr×nh ladder nªn chøa tèi ®a 10 contact vµ 1 cuén d©y. Sè ngâ ra follow-on nªn giíi h¹n tèi ®a lµ 24. VÝ dô: X4 LD X 4 Y5 OR X 6 X6 ORI M 102 OUT Y 5 M102 LD X 5 AND X 7 X5 X7 M103 OR M 103 OUT M 103 M103 e. Or Block: LÖnh Sè bø¬c Chøc n¨ng D¹ng mÉu ThiÕt bÞ gîi nhí chu¬ng tr×nh ORB Nèi song song X, Y, M, (OR nhiÒu m¹ch S, T, C 1 Block) contact C¸c ®iÓm c¬ b¶n cÇn nhí: - LÖnh ORB lµ ®éc lËp vµ kh«ng kÕt hîp víi bÊt kú thiÕt bÞ hay con sè nµo - LÖnh ORB ®−îc dïng ®Ó nèi song song nhiÒu m¹ch contact (th−êng lµ c¸c khèi nèi tiÕp) víi khèi phÝa tr−íc. C¸c khèi nèi tiÕp lµ c¸c khèi cã nhiÒu contact nèi tiÕp nhau hay dïng trong lÖnh ANB. - §Ó khai b¸o ®iÓm ®Çu cña mét khèi dïng lÖnh LD hay LDI. Sau mét khèi nèi tiÕp, nèi nã vµo khèi tr−íc b»ng lÖnh ORB. VÝ dô: X0 X1 LD X 0 Y6 56 AND X 1 X2 X3 LD X 2 AND X 3
  58. f. And Block: LÖnh Sè bø¬c Chøc n¨ng D¹ng mÉu ThiÕt bÞ gîi nhí chu¬ng tr×nh ANB Nèi tiÕp c¸c X, Y, M, (And m¹ch song S, T, C 1 Block) song C¸c ®iÓm c¬ b¶n cÇn nhí: - LÖnh ANB lµ ®éc lËp vµ kh«ng kÕt hîp víi bÊt kú thiÕt bÞ hay con sè nµo - LÖnh ANB ®−îc dïng ®Ó nèi tiÕp nhiÒu m¹ch contact (th−êng lµ c¸c khèi song song), víi khèi phÝa tr−íc. C¸c khèi song song lµ c¸c khèi cã nhiÒu contact nèi song song nhau hay dïng trong lÖnh ORB. - §Ó khai b¸o ®iÓm b¾t ®Çu cña mét khèi dïng lÖnh LD hay LDI. Sau mét khèi nèi tiÕp, nèi nã vµo khèi tr−íc b»ng lÖnh ANB. g. MPS, MRD vµ MPP: LÖnh Sè bø¬c Chøc n¨ng D¹ng mÉu ThiÕt bÞ gîi nhí chu¬ng tr×nh Luu kÕt qu¶ MPS hiÖn hµnh cña Kh«ng 1 (Point c¸c t¸c vô trong cã Store) PC MPS §äc kÕt qu¶ MRD hiÖn hµnh cña Kh«ng (Read) 1 c¸c t¸c vô trong cã PC MRD LÊy ra(gäi ra MPP vµ lo¹i bá) kÕt Kh«ng 1 (PoP) qu¶ ®· luu cã MPP C¸c ®iÓm c¬ b¶n cÇn nhí: 57
  59. - C¸c lÖnh nµy cÇn ®Ó nèi c¸c cuén d©y ngâ ra vµo bªn tr¸i cña bÊt kú contact nµo. NÕu kh«ng cã th× lÖnh nµy chØ cã thÓ nèi vµo bªn ph¶i cña contact cuèi cïng. - MPS l−u ®iÓm nèi cña m¹ch ladder, v× vËy nã cã thÓ ®−îc gäi l¹i nhiÒu lÇn ®Ó nèi nhiÒu nh¸nh cuén d©y h¬n. - MRD gäi l¹i hoÆc ®äc d÷ liÖu cña ®iÓm nèi ®· ®−îc l−u tr−íc ®ã vµ nèi nã víi contact tiÕp theo. - MPP lÊy ra (gäi ra vµ lo¹i bá) ®iÓm nèi ®· l−u tõ vïng l−u t¹m sau khi contact kÕ bÞ buéc nèi vµo ®iÓm nµy. - §èi víi mçi lÖnh MPS ph¶i cã mét lÖnh MPP t−¬ng øng. - LÖnh MPP ph¶i ®−îc dïng ®Ó nèi m¹ch contact/cuén d©y cuèi cïng. - ë bÊt kú b−íc lËp tr×nh nµo, sè cÆp lÖnh MPS-MPP ho¹t ®éng ph¶i kh«ng ®−îc qu¸ 11. C¸ch dïng MPS, MRD vµ MPP: - Khi ch−¬ng tr×nh ®−îc viÕt ë d¹ng ladder th× tÊt c¶ c¸c lÖnh MPS, MRD, MPP sÏ tù ®éng ®−îc thªm vµo khi thùc hiÖn chuyÓn ch−¬ng tr×nh (program conversion) sang d¹ng intruction. Nõu xem ch−¬ng tr×nh d¹ng intruction sau khi chuyÓn se cã c¸c lÖnh MPS, MRD, MPP. - Khi ch−¬ng tr×nh ®−îc viÕt ë d¹ng intruction, ng−êi sö dông ph¶i nhËp vµo toµn bé tÊt c¶ c¸c lÖnh MPS, MRD vµ MPP cÇn thiÕt. h. Master Control vµ Master Control Reset: LÖnh Sè bø¬c Chøc n¨ng D¹ng mÉu ThiÕt bÞ gîi nhí chu¬ng tr×nh ChØ ra ®iÓm Y, M (cho MC ®Çu cña mét phÐp thªm (Master khèi ®iÒu khiÓn MC N cuén M 1 Control) chÝnh (master chuyªn dïng control block) lo¹i NO) MCR ChØ ra ®iÓm kÕt thóc cña (Master MC N N ®uîc ®Æt 1 Control mét khèi ®iÒu l¹i Reset) khiÓn chÝnh C¸c ®iÓm c¬ b¶n cÇn nhí: - Khi ngâ vµo X0=ON th× tÊt c¶ c¸c lÖnh gi÷a MC vµ MCP ®−îc thi hµnh. Khi X0=OFF, tÊt c¶ c¸c thiÕt bÞ ®−îc ®Æt l¹i (reset) trõ c¸c bé ®Þnh th×, bé ®Õm vµ c¸c thiÕt bÞ ®−îc ®iÒu khiÓn b»ng lÖnh SET/RST. - Sau khi thùc hiÖn lÖnh MC, ®−êng bus (t¹i ®iÓm LD, LDI) dÞch chuyÓn ®Õn ®iÓm sau lÖnh MC. LÖnh MCR ®−a ®iÓm nµy vµo ®−êng bus ban ®Çu. Sau khi lÖnh MC ®−îc thiÕt lËp, cÇn ph¶i thªm mét con trá lång møc N, sè møc lång cã thÓ chän tõ kho¶ng N0 tíi N7. Møc lång cao nhÊt lµ “0” vµ thÊp nhÊt lµ “7”. Mçi møc lång cã thÓ ®−îc ®Æt l¹i (reset) b»ng c¸ch chØ ®Þnh møc trong lÖnh MCR. Khi møc lång bÞ ®Æt l¹i th× tÊt c¶ c¸c møc thÊp h¬n nã còng ®Æt l¹i. 58
  60. - LÖnh MC còng cã thÓ dïng nhiÒu lÇn nÕu cÇn thiÕt, b»ng c¸ch thay ®æi con sè nhËn d¹ng cña thiÕt bÞ Y vµ M. NÕu dïng cïng mét sè nhËn d¹ng th× nã xö lý nh− lµ cuén d©y kÐp. C¸c møc lång cã thÓ ®−îc gÊp ®«i lªn nh−ng khi chóng bÞ reset th× tÊt c¶ c¸c møc trong ®ã ®Òu bÞ reset chø kh«ng ph¶i chØ mét møc ghi trong lÖnh MC. i. Set vµ Reset: LÖnh Sè bø¬c Chøc n¨ng D¹ng mÉu ThiÕt bÞ gîi nhí chu¬ng tr×nh §Æt mét thiÕt bÞ Y, M: 1 SET bit lªn ON (vÜnh SET N Y, M, S S, cuén chuyªn (SET) viÔn) dïng: 2 §Æt mét thiÕt bÞ D, thanh ghi D RST bit xuèng OFF RST N Y, M, S chuyªn dïng, (ReSet) D, V, Z (vÜnh viÔn) V vµ Z: 3 C¸c ®iÓm c¬ b¶n cÇn nhí: - Mét khi X0 bËt on, Y0 ho¹t ®éng vµ duy tr× ON ngay c¶ sau khi X1 t¾t OFF. Khi X1 bËt ON, Y0 t¾t OFF vµ duy tr× OFF ngay c¶ sau khi X1 tù nã chuyÓn thµnh OFF (®iÒu nµy còng ®óng ®èi víi M0 vµ S0 trong vÝ dô) - SET vµ RST cã thÓ ®−îc dïng cho cïng mét thiÕt bÞ bao nhiÒu lÇn tïy ý. Tuy nhiªn, tr¹ng th¸i cña lÖnh cuèi cïng ®−îc kÝch ho¹t míi lµ tr¹ng th¸i cã ¶nh h−ëng. - LÖnh RST cóng cã thÓ ®−îc dïng ®Ó reset néi dung cña c¸c d÷ liÖu nh− yhanh ghi d÷ liÖu (d©t register), thanh ghi chØ môc (index register) HiÖu qu¶ t−¬ng ®−¬ng víi viÖc chuyÓn “KO” vµo thiÕt bÞ d÷ liÖu. VÝ dô: X0 LD X 0 SET Y0 SET Y 0 X1 LD X 1 RST Y0 RST Y 0 X2 LD X 2 SET M0 SET M 0 X3 LD X 3 RST M0 RST M 0 X4 SET S0 LD X 4 SET S 0 X5 59 RST S0 LD X 5 X6 RST S 0 RST D0 LD X 6
  61. j. Bé ®Þnh th× vµ bé ®Õm (Out and Reset) LÖnh Sè bø¬c Chøc n¨ng D¹ng mÉu ThiÕt bÞ gîi nhí chu¬ng tr×nh §iÒu khiÓn mét cuén d©y bé Bé ®Õm OUT T, C (OUT) ®Þnh th× hoÆc 32 bit: 5 bé ®Õm Kh¸c: 3 §Æt l¹i bé ®Þnh D, thanh ghi D RST th× vµ bé ®Õm, Y, M, S chuyªn dïng, (ReSet) cuén d©y, RST D, V, Z contact vµ c¸c V vµ Z: 3 gi¸ trÞ hiÖn hµnh k. Xung c¹nh lªn vµ xung c¹nh xuèng: LÖnh Sè bø¬c Chøc n¨ng D¹ng mÉu ThiÕt bÞ gîi nhí chu¬ng tr×nh Y, M KÝch xung (kh«ng cho PLS PLS khi cã phÐp dïng 2 (PuLSe) cuén M chuyªn c¹nh lªn dïng) Y, M PLF KÝch xung (kh«ng cho PLF (PuLSe khi cã phÐp dïng 2 Failling) c¹nh lªn cuén M chuyªn dïng) C¸c ®iÓm c¬ b¶n cÇn nhí: - Khi lÖnh PLS ®−îc thi hµnh, c¸c thiÕt bÞ Y vµ M ho¹t ®éng trong kho¶ng thêi gian mét chu kú sau khi tÝn hiÖu ngâ vµo ®· bËt ON. - Khi lÖnh PLF ®−îc thi hµnh, Y vµ M HO¹T §Éng trong kho¶ng thêi gian mét chu kú sau khi tÝn hiÖu ngâ vµo ®· t¾t OFF. 60
  62. - Khi tr¹ng th¸i cña PC thay ®æi tõ RUN sang STOP vµ trë l¹i RUN víi tÝn hiÖu ngâ vµo vÉn lµ ON, th× PLS M0 ho¹t ®éng trë l¹i. Tuy nhiªn nÕu dïng cuén d©y M cã nguån pin nu«i (®−îc chèt) thay cho M0 th× nã sÏ kh«ng ho¹t ®éng l¹i. §èi víi thiÕt bÞ ®−îc chèt ®Ó cã thÓ ho¹t ®éng l¹i th× ngâ vµo ®iÒu khiÓn ph¶i t¾t OFF trong qu¸ tr×nh chuyÓn tr¹ng th¸i RUN/STOP/RUN tr−íc khi nã ®−îc kÝch mét lÇn n÷a. k. No Operation vµ End: C¸c ®iÓm c¬ b¶n cÇn nhí: - Thªm lÖnh NOP trong ch−¬ng tr×nh ®Ó gi¶m tèi thiÓu sù thay ®æi sè b−íc ch−¬ng tr×nh khi thay ®æi hay so¹n th¶o ch−¬ng tr×nh. - Cã thÓ ho¹t ®éng cña mét m¹ch b»ng c¸ch thay lÖnh ®· lËp tr×nh b»ng lÖnh NOP. - Thay lÖnh LD, LDI, ANB hoÆc ORB b»ng lÖnh NOP sÏ lµm cho m¹ch thay ®æi ®¸ng kÓ, cã thÓ g©y ra lçi ë nhiÒu n¬i trong ch−¬ng tr×nh. - Sau khi thùc hiÖn chøc n¨ng “All clear operation” th× tÊt c¶ c¸c lÖnh hiÖn hµnh trong ch−¬ng tr×nh sÏ ®−îc ghi chång b»ng lÖnh NOP. - Khi ®Æt lÖnh END trong ch−¬ng tr×nh cã t¸c dông buéc kÕt thóc qu¸ tr×nh quÐt ch−¬ng tr×nh hiÖn hµnh vµ tiÕn hµnh cËp nhËt c¸c ngâ vµo vµ ngâ ra. - ChÌn lÖnh END vµo gi÷a ch−¬ng tr×nh gióp t×m lçi cho ch−¬ng tr×nh v× phÇn sau lÖnh END bÞ v« hiÖu vµ c¸ch ly khái vïng kiÓm lçi. Nhí xãa c¸c lÖnh END khái nh÷ng khèi ®· kiÓm tra råi. - Khi lÖnh END ®−îc thi hµnh th× bé ®Þnh th× watchdog tù ®éng ®−îc lµm t−¬i. 3.2.4. C¸c lÖnh øng dông: C¸c hµm tõ FNC 0 ÷ FNC 9 - CJ (Condition Jump): Nh¶y ®Õn con trá ®Ých ®· ®Þnh - CALL (Call Subroutine): Gäi ch−¬ng tr×nh con ho¹t ®éng - SRET (Subroutine Return): Trë vÒ tõ tr×nh con - IRET (Interrupt Return): Trë vÒ tõ ch−¬ng tr×nh ng¾t - EI (Enable Interupt): Cho phÐp c¸c ngâ vµo ng¾t - DI (Disable Interupt): V« hiÖu viÖc xö lý ch−¬ng tr×nh ng¾t - I (Interupt Pointer): ChØ ®Þnh ®iÓm b¾t ®Çu cña mét ch−¬ng tr×nh ng¾t - FEND (First End): Dïng ®Ó chØ cuèi khèi ch−¬ng tr×nh chÝnh - WDT (Watchdog Timer reset): Dïng ®Ó lµm t−¬i bé ®Þnh th× watchdog trong suèt thêi gian quÐt ch−¬ng tr×nh - FOR (Start of a For/Next Loop): X¸c ®Þnh vÞ trÝ b¾t ®Çu vµ sè lÇn lÆp cña vßng lÆp - NEXT (End a For/Next Loop): X¸c ®Þnh vÞ trÝ cuèi cña vßng lÆp 3.2.5. Nhãm lÖnh vÒ dÞch chuyÓn vµ so s¸nh: C¸c hµm tõ FNC 10 ÷ FNC 19 - CMP (Compare): So s¸ngh hai gi¸ trÞ d÷ liÖu, cho biÕt kÕt qu¶ 61
  63. - ZCP (Zone Compare): So s¸nh d÷ liÖu víi mét gi¸ trÞ cña d÷ liÖu, cho biÕt kÕt qu¶ - MOV (Move): Di chuyÓn d÷ liÖu tõ vïng nhí ®Õn vïng nhí kh¸c - SMOV (Shift Move): Di chuyÓn d÷ liÖu tõ vïng nhí nµy ®Õn vïng nhí kh¸c - CML (Compliment): Sao chÐp vµ nghÞch ®¶o chuçi bit nguån sang ®Ých - BMOV (Block Move): Sao chÐp mét khèi nhiÒu phÇn tö d÷ liÖu ®Õn ®Ých míi - FMOV (Fill Move): Sao chÐp mét d÷ liÖu ®¬n ®Õn d·y ®Ých míi - XCH (Exchange): Ho¸n ®æi d÷ liÖu trong thiÕt bÞ x¸c ®Þnh - BCD (Binary Coded Decimal): ChuyÓn ®æi sè nhÞ ph©n sang BCD hay chuyÓn ®æi d÷ liÖu ®Êu chÊm ®éng sang d¹ng khoa häc - BIN (Binary): ChuyÓn ®æi c¸c sè BCD sang nhÞ ph©n t−¬ng øng hay chuyÓn ®æi d÷ liÖu d¹ng khoa häc sang thËp ph©n 3.2.6. Nhãm lÖnh vÒ xö lý sè häc: C¸c hµm tõ FNC 20 ÷ FNC 29 - ADD (Addition): Céng hai d÷ liÖu nguån, kÕt qu¶ l−u ë thiÕt bÞ ®Ých - SUB (Subtraction): Trõ hai d÷ liÖu nguån, kÕt qu¶ l−u ë thiÕt bÞ ®Ých - MUL (Multipcation): Nh©n hai d÷ liÖu nguån, kÕt qu¶ l−u ë thiÕt bÞ ®Ých - DIV (Divation): Chia d÷ liÖu nguån cho d÷ liÖu nguån kh¸c, kÕt qu¶ l−u ë thiÕt bÞ ®Ých - INC (Increment): ThiÕt bÞ ®Ých ®−îc t¨ng lªn 1 mçi khi dïng lÖnh nµy - DEC (Decrement): ThiÕt bÞ ®Ých ®−îc gi¶m xuèng 1 mçi khi dïng lÖnh nµy - WAND (Word AND): Thùc hiÖn logic AND trªn hai thiÕt bÞ nguån, kÕt qu¶ l−u trong thiÕt bÞ ®Ých - WOR (Word OR): Thùc hiÖn logic OR trªn hai thiÕt bÞ nguån, kÕt qu¶ l−u trong thiÕt bÞ ®Ých - WXOR (Word Exclusive): Thùc hiÖn logic XOR trªn hai thiÕt bÞ nguån, kÕt qu¶ l−u trong thiÕt bÞ ®Ých - NEG (Negation): Thùc hiÖn ®æi dÊu néi dung thiÕt bÞ ®Ých 3.2.7. Nhãm lÖnh vÒ quay vµ dÞch chuyÓn chuçi bit: C¸c hµm tõ FNC 30 ÷ FNC 39 - ROR (Rotation Right): Chuçi bit cña thiÕt bÞ ®Ých ®−îc quay ph¶i ‘n’ vÞ trÝ mçi lÇn thi hµnh lÖnh nµy - ROL (Rotation Left): Chuçi bit cña thiÕt bÞ ®Ých ®−îc quay tr¸i ‘n’ vÞ trÝ mçi lÇn thi hµnh lÖnh nµy - RCR (Rotation Right with Carry): Chuçi bit cña thiÕt bÞ ®Ých ®−îc quay ph¶i víi 1 bit ®−îc trÝch qua cê nhí - RCL (Rotation Left with Carry): Chuçi bit cña thiÕt bÞ ®Ých ®−îc quay tr¸i víi 1 bit ®−îc trÝch qua cê nhí - SFTR (Shift Right): Tr¹ng th¸i cña thiÕt bÞ nguån ®−îc sao chÐp vµo ng¨n xÕp bit vµ di chuyÓn qua ph¶i - SFTL (Shift Left): Tr¹ng th¸i cña thiÕt bÞ nguån ®−îc sao chÐp vµo ng¨n xÕp bit vµ di chuyÓn qua tr¸i - WSFR (Word Shift Right): Tr¹ng th¸i cña thiÕt bÞ nguån ®−îc sao chÐp vµo ng¨n xÕp bit vµ di chuyÓn qua ph¶i - WSFL (Word Shift Left): Tr¹ng th¸i cña thiÕt bÞ nguån ®−îc sao chÐp vµo ng¨n xÕp bit vµ di chuyÓn qua tr¸i - SFWR (Shift Register Right): LÖnh nµy t¹o mét ng¨n xÕp FIFO cã ®é dµi n, ph¶i dïng kÌm víi lÖnh SFRD 62
  64. - SFRD (Shift Register Left): §äc vµ lo¹i bá ng¨n xÕp FIFO. Ph¶i dïng víi lÖnh SFWR 3.2.8. Nhãm lÖnh vÒ xö lý d÷ liÖu: C¸c hµm tõ FNC 40 ÷ FNC 49 - ZRST (Zone Reset): Thùc hiÖn reset d·y thiÕt bÞ - DECO (Decode): GÝa trÞ d÷ liÖu nguån Q sÏ set bit thø n cña thiÕt bÞ bit - ENCO (Encode): VÞ trÝ bit ho¹t ®éng cña thiÕt bÞ nguån x¸c ®Þnh gi¸ trÞ cña thiÕt bÞ ®Ých - SUM (The Sum Of Active Bits): Sè l−îng c¸c bit b»ng mét trong c¸c d·y chØ ®Þnh ®−îc l−u trong thiÕt bÞ ®Ých - BON (Check Specified Bit Status): Tr¹ng th¸i thiÕt bÞ cña bit x¸c ®Þnh ®−îc biÓu thÞ b»ng c¸ch kÝch ho¹t bit cê ®−îc chän - MEAN (Mean): TÝnh gi¸ trÞ trung b×nh - ANS (Annunciator Set): LÖnh nµy khëi ®éng mét bé ®Þnh th×. Khi v−ît qu¸ thêi gian ®Þnh th× sÏ kÝch ho¹t cê tr¹ng th¸i t−¬ng øng - ANR (Annunciator Reset): Reset cê tr¹ng th¸i møc thÊp nhÊt - SQR (Square Root): Thùc hiÖn phÐp to¸n c¨n sè - FLT (Float (Floating Point)): Dïng chuyÓn ®æi d÷ liÖu sang d¹ng dÊu chÊm ®éng vµ ng−îc l¹i 3.2.9. Nhãm lÖnh vÒ xö lý tèc ®é cao: C¸c hµm tõ FNC 50 ÷ FNC 59 - REF (Refresh): Tr¹ng th¸i hiÖn hµnh cña c¸c ngâ vµo/ra chØ ®Þnh ®wocj ®äc l¹i vµo PC - REFF (Refresh and Filler Adjust): C¸c ngâ vµo X0 ®Õn X7 ®−îc lµm t−¬i vµ c¸c bé läc ngâ vµo cña chóng ®−îc g¸n trÞ míi - MTR (Input Matrix): §a hîp n b»ng ngâ vµo trong mét tËp c¸c thiÕt bÞ vµ chØ cã thÓ dïng mét lÇn - HSCS (High Speed Counter Set): Khi gi¸ trÞ cña bé ®Õm b»ng gi¸ trÞ ®Þnh tr−íc th× set ngâ ra ®· ®Þnh - HSCR (High Speed Counter Reset): Khi gi¸ trÞ cña bé ®Õm b»ng gi¸ trÞ ®Þnh tr−íc th× reset ngâ ra ®· ®Þnh - HSZ (High Speed Counter Zone Compare): Ho¹t ®éng 1: GÝa trÞ hiÖn hµnh cña bé ®Õm tèc ®é cao ®−îc kiÓm tra víi kho¶ng gi¸ trÞ x¸c ®Þnh Ho¹t ®éng 2: Kho¶ng gi¸ trÞ x¸c ®Þnh ®−îc gi÷ trong mét b¶ng d÷ liÖu ®iÒu khiÓn trùc tiÕp c¸c ngâ ra Ho¹t ®éng 3: Kho¶ng gi¸ trÞ x¸c ®Þnh ®−îc gi÷ trong mét b¶ng d÷ liÖu ®iÒu khiÓn trùc tiÕp tÇn sè cña PLSY b»ng kho¶ng c¸ch dïng D8132 - SPD (Speed Detect): §Õm sè xung cña encoder trong mét kho¶ng thêi gian cho phÐp. KÕt qu¶ cã thÓ dïng ®Ó tÝnh tèc ®é - PLSY (Pulse Y Output): Ph¸t xung víi tÇn sè x¸c ®Þnh - PWM (Pulse Width Modulation): T¹o mét chuçi xung cã ®é réng thay ®æi 3.2.10. Nhãm c¸c lÖnh kh¸c: C¸c hµm tõ FNC 60 ÷ FNC 69 - IST (Initial Stale): ThiÕt lËp hÖ thèng ®iÒu khiÓn - SER (Search): T¹o mét danh s¸ch thèng kª vÒ c¸c gi¸ trÞ ®wocj t×m thÊy trong mét stack d÷ liÖu - ABSD (Absolute Drum): KÝch ho¹t nhiÒu kiÓu ra tïy thuéc gi¸ trÞ cña bé ®Õm - INCD (Incremental Drum): KÝch tuÇn tù tõng ngâ ra tïy thuéc gi¸ trÞ bé ®Õm 63
  65. - TTMR (Teachinh Timer): Gi¸m ¸t kho¶ng thêi gian cña tÝn hiÖu vµ ®Æt d÷ liÖu thêi gian ®ã vµo thanh ghi d÷ liÖu - STMR (Special Timer-Definable): Cung cÊp bé ®Þnh th× lo¹i off-delay, one shot vµ bé ®Þnh th× nhÊp nh¸y - ALT (Alternate State): ThiÕt bÞ ®Ých tuÇn tù thay ®æi tr¹ng th¸i mçi khi lÖnh nµy ho¹t ®éng - RAMP (Ramp-Variable Value): T¹o mét gi¸ trÞ trªn ®−êng dèc gi÷a hai gi¸ trÞ d÷ liÖu cè ®Þnh - ROTC (Rotary Table Control): §iÒu khiÓn sù di chuyÓn cña bµn quay - SORT (Sort Data): S¾p thø tù d÷ liÖu trong mét b¶ng theo vïng ®−îc chän trong khi vÉn duy tr× toµn vÑn mÉu tin 3.2.11. Nhãm lÖnh vÒ nhËp xuÊt d÷ liÖu: C¸c hµm tõ FNC 70 ÷ FNC 79 - TKY (Ten Key Input): §äc 10 phÝm thËp ph©n vµ kÕt hîp c¸c gi¸ trÞ thËp ph©n ®äc ®−îc thµnh mét sè ®¬n - HKY (Hexadecimal Input): §äc 16 phÝm vµ kÕt hîp c¸c gi¸ trÞ thËp ph©n ®äc ®−îc thµnh mét sè ®¬n - DSW (Digital Switch-Thumbwheel Input): Cho phÐp ®äc n bé chän nhÊn nhËp sè BCD - SEGD (Seven Segmant Decoder): D÷ liÖu thËp lôc ph©n ®−îc gi¶i m· thµnh d¹ng d÷ liÖu ®iÒu khiÓn ®Ìn 7 ®o¹n - SEGL (Seven Segment with Latch): Dïng ®Ó ghi d÷ liÖu ra bé hiÓn thÞ 4 ch÷ sè, tèi ®a hai bé - ARWS (Arrow Switch): T¹o b¶ng (panel) nhËp d÷ liÖu sè - ASC (ASCII Code): Mét chuçi ch÷ sè chuyÓn thµnh m· ASCII - PR (Print to a Display): XuÊt d÷ liÖu ASCII cho bé hiÓn thÞ - FROM (Read From a Special-Function Block): D÷ liÖu ®−îc ®äc tõ bé nhí ®Öm cña c¸c khèi chøc n¨ng chuyªn dïng g¾n vµo - TO (To): D÷ liÖu ®−îc ghi vµo c¸c bé nhí ®Öm cña c¸c khèi chøc n¨ng chuyªn dïng g¾n vµo 3.3. ThiÕt kÕ ch−¬ng tr×nh 3.3.1. C¸c b−íc lËp tr×nh: Ng«n ng÷ lËp tr×nh, sù tiÕp cËn vÊn ®Ò cã hÖ thèng cã thÓ c¶i thiÖn kh¶ n¨ng t¹o ra c¸c ch−¬ng tr×nh chÊt l−îng cao trong thêi gian ng¾n. Kü thuËt thiÕt kÕ cã hÖ thèng gåm c¸c b−íc sau: - X¸c ®Þnh yªu cµu ®èi víi ngâ vµo vµ ngâ ra - X¸c ®Þnh thuËt to¸n sÏ ®−îc sö dông. ThuËt to¸n lµ thø tù c¸c b−íc x¸c ®Þnh ph−¬ng ph¸p gi¶i quyÕt vÊn ®Ò. §iÒu nµy th−êng ®−îc thùc hiÖn b»ng l−u ®å hoÆc viÕt b»ng thuËt gi¶i m· (pseudocode), kÓ c¶ sö dông c¸c tõ BEGIN, DO, END, IF- THEN-ELSE, WHILE-DO, - ThuËt to¸n ®uÖoc diÔn dÞch thµnh c¸c lÖnh ®Ó cã thÓ nhËp vµo PLC. - KiÓm tra vµ gì rèi ch−¬ng tr×nh - Ch−¬ng tr×nh ®−îc lËp thµnh tµi liÖu ®Ó mäi ng−êi sö dông hoÆc söa ®æi sau nµy ®Òu hiÓu sù ho¹t ®éng cña ch−¬ng tr×nh ®ã. Ngâ ra A 3.3.2. C¸c l−u ®å thuËt gi¶i m·: Ngâ vµo A a. Chuçi thø tù ho¹t ®éng: Ngâ vµo B Ngâ ra B Khi cã tÝn hiÖu vµo khëi ®éng, ngâ ra A ho¹t ®éng. Khi A hoµn tÊt, A vËn hµnh ngâ 64 END
  66. vµo B vµ ngâ ra B xuÊt hiÖn. Ngâ ra A b. §iÒu kiÖn: ®éng X Khi xuÊt hiÖn tÝn hiÖu vµo khëi ®éng, Ngâ ra A Ngâ ra lµ A khi cã tÝn hiÖu vµo ®Õn X, ng−îc Khëi ®éng X L¹i ngâ ra lµ B. END H×nh 1.20 §iÒu kiÖn c. Vßng lÆp: Bé ®Õm cã thÓ ®−îc sö dông ë vÞ trÝ vßng lÆp ®−îc lÆp l¹i víi sè lÇn x¸c ®Þnh, nhËn xung tÝn hiÖu vµo mçi lÇn vßng lÆp x¶y ra vµ dõng chuçi vßng lÆp khi hoµn tÊt sè vßng lÆp ®−îc yªu cÇu 3.3.3. Mét sè ho¹t ®éng cña ch−¬ng tr×nh mÉu: a. VÝ dô 1: XÐt t¸c vô gåm ba xilanh A, B vµ C lÇn l−ît ho¹t ®éng theo thø tù A tiÕn vÒ bªn ph¶i, A tiÕn vÒ bªn tr¸i, B tiÕn vÒ bªn ph¶i, B tiÕn vÒ bªn tr¸i, C tiÕn vÒ bªn ph¶i, C tiÕn vÒ bªn tr¸i (chuçi nµy th−êng ®−îc viÕt lµ A+, A-, B+, B-, C+, C-) Chu tr×nh: Xilanh A Xilanh B Xilanh C Xilanh A Xilanh B Xilanh C A+ A- B+ B- C+ C- Y430 Y431 Y432 Y433 Y434 Y435 R P RP R P H×nh 1.21 C¸c van ®iÒu khiÓn X400 Piston A di chuyÓn qua ph¶i Y430 Y430 K4 T450 T451 T450 Piston A di chuyÓn qua tr¸i Y431 Y431 K4 T451 T452 T451 Piston B di chuyÓn qua ph¶i Y432 Y432 K4 T452 T453 T452 Piston B di chuyÓn qua tr¸i Y433 65 Y433 K4 T453 T454 T453 Piston C di chuyÓn qua ph¶i Y434 Y434
  67. Thø tù lÖnh cña ch−¬ng tr×nh nªu trªn cña Mitsubushi: LD X400 Khëi ®éng c«ng t¾c OR Y430 ANI T450 ANI Y431 ANI Y432 ANI Y433 ANI Y434 ANI Y435 OUT Y430 Piston A di chuyÓn sang ph¶i OUT T450 §ång hå ®Þnh giê T450 khëi ®éng LD T450 OR Y431 ANI T451 OUT Y431 Piston A chuyÓn sang tr¸i OUT T451 §ång hå ®Þnh giê T451 khëi ®éng LD T451 OR Y432 ANI T452 OUT Y432 Piston B chuyÓn sang ph¶i OUT T452 §ång hå ®Þnh giê T452 khëi ®éng LD T452 OR Y433 ANI T453 OUT Y433 Piston B chuyÓn sang tr¸i OUT T453 §ång hå ®Þnh giê T453 khëi ®éng LD T453 OR Y434 ANI T454 OUT Y434 Piston C chuyÓn sang ph¶i OUT T454 §ång hå ®Þnh giê T454 khëi ®éng LD T454 OR Y435 ANI T455 OUT Y435 Piston C chuyÓn sang tr¸i OUT T455 §ång hå ®Þnh giê T455 khëi ®éng END 66
  68. X400 lµ c«ng t¾c khëi ®éng, khi ®ãng sÏ cã tÝn hiÖu ra tõ Y430 vµ ®ång hå ®Þnh giê T450 khëi ®éng. C«ng t¾c khëi ®éng bÞ x¸c lËp, K=4, c¸c tiÕp ®iÓm th−êng ®ãng cña ®ång hå ®Þnh giê T450 më, ng¾t m¹ch Y430, cÊp nguån cho Y431 vµ khëi ®éng ®ång hå ®Þnh giê T451. Piston A di chuyÓn vÒ bªn tr¸i. Trªn nÊc 2, c¸c tiÕp ®iÓm T450 bÞ khãa, do ®ã, tÝn hiÖu ra cña c¸c linh kiÖn nµy vÉn tiÕp tôc cho ®Õn hÕt thêi gian x¸c lËp. Khi ®ã, c¸c tiÕp ®iÓm th−êng ®ãng cña ®ång hå ®Þnh giê T451 më vµ c¸c tiÕp ®iÓm th−êng më cña ®ång hå ®Þnh giê T451 ®ãng. §iÒu nµy lµm ng¾t m¹ch Y431 vµ cÊp nguån cho Y432, khëi ®éng ®ång hå ®Þnh giê T452. Piston B di chuyÓn sang ph¶i. Mçi nÊc tiÕp theo sÏ khÝch ho¹t Solenoid kÕ tiÕp. Do ®ã, tuÇn tù tõng ngâ ra ®−îc cÊp n¨ng l−îng. b. VÝ dô 2: XÐt ho¹t ®éng cña c¸c van khÝ nÐn vËn hµnh c¸c thanh ch¾n ë b·i ®Ëu xe. Thanh ch¾n vµo sÏ më khi n¹p ®óng sè tiÒn vµo hép thu, thanh ch¾n ra sÏ më khi ph¸t hiÖn xe ®Õn gÇn thanh ch¾n. X402 X405 Cöa vµo Cöa ra X401 X404 A Xilanh A+ A- B+ B- Y430 Y431 Y432 Y433 P R RP H×nh 1.23 HÖ thèng Van - Piston X400 X400 lµ c«ng t¾c ®ù¬c vËn hµnh b»ng ®ång xu Y430 Y430 Y430 lµ ngâ ra ®Õn Solenoid 1 X401 §ång hå ®Þnh giê T450 cung cÊp thêi gian thanh ch¾n vµo 10s K10 T450 T450 M100 lµ r¬le néi X401 lµ ngâ vµo b¸o hiÖu thanh ch¾n n©ng lªn X402 Y430M100 M100 H¹ thanh ch¾n vµo Y431 Y431 Y431 lµ ngâ ra ®Õn Solenoid 2 X403 M101 Y433 X402 lµ ngâ vµo b¸o hiÖu thanh ch¾n h¹ xuèng N©ng thanh ch¾n ra Y432 Y432 Y432 lµ ngâ ra ®Õn Solenoid 3 X404 X403 lµ ngâ vµo khi xe ®Õn gÇn thanh ch¾n ra T451 Thêi gian duy tr× thanh ch¾n ra, 10s T451 M101 lµ r¬le néi M101 X405 Y432M101 X404 b¸o hiÖu thanh ch¾n n©ng lªn Y433 Y433 H¹ thanh ch¾n ra Y433 lµ ngâ ra ®Õn Solenoid 4 X405 b¸o hiÖu thanh ch¾n ra h¹ xuèng END H×nh 1.24 Chu¬ng tr×nh thanh ch¾n xe Ngâ vµo: X400 C«ng t¾c vËn hµnh b»ng ®ång xu X401 Ngâ vµo khi thanh ch¾n vµo n©ng lªn X402 Ngâ vµo khi thanh ch¾n vµo h¹ xuèng 67
  69. X403 Ngâ vµo khi xe ®Õn gÇn thanh ch¾n ra X404 Ngâ vµo khi thanh ch¾n ra n©ng lªn X405 Ngâ vµo khi thanh ch¾n ra h¹ xuèng Ngæ ra: Y430 Van A, solenoid 1 Y431 Van B, solenoid 2 Y432 Van C, solenoid 3 Y433 Van D, solenoid 4 Thø tù lÖnh cña ch−¬ng tr×nh nªu trªn cña Mitsubishi: LD X400 OR Y430 ANI M100 ANI Y431 OUT Y430 LD X401 OUT T450 K 10 LD T450 OUT M100 LD M100 OR Y431 ANI X402 ANI Y430 OUT Y431 LD X403 OR Y432 ANI M101 ANI Y433 OUT Y432 LD X404 OUT T451 K 10 LD T451 OUT M101 LD M101 OR Y433 ANI X405 ANI Y433 OUT Y433 END Ngâ ra Y430 ®Õn solenoid 1 n©ng thanh ch¾n vµo khi tÝn hiÖu ra tõ bé c¶m biÕn ë hép ®ùng tiÒn cung cÊp ngâ vµo X400. Y430 bÞ khãa vµ duy tr× tr¹ng th¸i ho¹t ®éng cho ®Õn khi r¬le néi M100 më. Tuy nhiªn, ngâ ra nµy sÏ kh«ng xuÊt hiÖn nÕu thanh ch¾n ®ang h¹ xuèng vµ cã ngâ ra Y431 ®Õn solenoid 2. §ång hå ®Þnh giê T450 dïng ®Ó gi÷ thanh ch¾n trªn cao trong 10s, khëi ®éng b»ng ngâ vµo X402 tõ bé c¶m biÕn cho biÕt thanh ch¾n trªn cao. Khi hÕt thêi gian nµy, ngâ ra Y431 ®−îc më, kÝch ho¹t solenoid 2 vµ h¹ thanh ch¾n xuèng. Thanh ch¾n ra ®−îc n©ng lªn do ngâ ra Y432 ®Õn solenoid 3 khi bé c¶m biÕn ph¸t hiÖn xe vµ cÊp ngâ vµo X401. Khi thanh ch¾n lªn cao, ®ång hå 68
  70. ®Þnh giê T451 ®−îc sö dông ®Ó gi÷ thanh ch¾n trªn cao trong 10s, khëi ®éng nhê ngâ vµo X404 tõ bé c¶m biÕn cho biÕt thanh ch¾n trªn cao. Khi hÕt thêi gian nµy, ngâ ra Y433 ®−îc më, kÝch ho¹t solenoid 4 vµ thanh ch¾n h¹ xuèng. c. VÝ dô 3: XÐt bµi to¸n d©y chuyÒn s¶n xuÊt gåm b¨ng t¶i chuyÓn c¸c chai ®Õn thiÕt bÞ ®ãng gãi, c¸c chai ®ùoc t¶i trªn b¨ng chuyÒn, ®−îc kiÓm tra ®Ó b¶o ®¶m ®Çy, ®· ®ãng n¾p vµ sè l−îng chai (4) ®ang ®−îc ®ãng gãi vµo thïng lµ ®óng. C¸c ho¹t ®éng ®iÒu khiÓn ®−îc yªu cÇu lµ: nÕu chai kh«ng ®Çy sÏ dõng b¨ng chuyÒn; kÝch ho¹t m¸y ®ãng n¾p khi chai vµo ®óng vÞ trÝ, trong thêi gian nµy b¨ng chuyÒn dõng; ®Õm bèn chai vµ kÝch ho¹t m¸y ®ãng gãi, b¨ng chuyÒn dõng nÕu cã chai khÊc ®Õn ®iÓm ®ãng gãi trong thêi gian nµy; ph¸t ©m thanh c¶nh b¸o khi dõng b¨ng chuyÒn. X400X401 M100 X404Y430 Y430 lµ ngâ ra ®Õn b¨ng chuyÒn. X400 lµ nót khëi ®éng, X401 lµ nót dõng. B¨ng chuyÒn dõng khi Y430 Y432 Y432, M100, X404 hoÆc X405 ®ù¬c kÝch ho¹t Y430 X405 Y431 Y431 lµ ngâ ra ®Õn thiÕt bÞ c¶nh b¸o, më khi b¨ng chuyÒn dõng X402 M100 M100 lµ r¬le néi ®ù¬c kÝch ho¹t khi X402 ®ãng do chai kh«ng M100 ®Çy. Sau ®ã M100 dõng b¨ng chuyÒn T450 T450 X403 T450 lµ ®ång hå ®Þnh giê, dõng b¨ng chuyÒn trong thêi gian Y432 Y432 ®· chän ®Ó ®ãng n¾p chai, Y432 cÊp n¨ng lù¬ng cho m¸y ®ãng n¾p vµ dõng b¨ng chuyÒn X405 C460 RST Cµi ®Æt l¹i bé ®Õm khi m¸y ®ãng gãi cã ®ñ 4 chai X404 X405 C460K4 Ngâ vµo X404 khi chai ®ù¬c ph¸t hiÖn. X405 më khi ®ang C460 Y433 ®ãng gãi. 4 chai ®· ®Õm Y433 cÊp n¨ng lù¬ng cho m¸y ®ãng gãi khi C460 ®Õm ®ù¬c 4 END chai H×nh 1.25 Chu¬ng tr×nh ®iÒu khiÓn Mitsubishi Thø tù lÖnh cña ch−¬ng tr×nh nªu trªn cña Mitsubishi: LD X400 NÊc thø 1 OR Y430 ANI X401 ANI Y432 ANI M100 LDI X404 ORI X405 ANB OUT Y430 LDI Y430 NÊc thø 2 OUT Y431 LD X402 NÊc thø 3 OR M100 OUT M100 LD X403 NÊc thø 4 OR Y431 ANI T450 OUT T450 K 2 2 gi©y ®Ó ®ãng n¾p 69
  71. OUT T450 LD X405 NÊc thø 5 RST C460 LD X404 NÊc thø 6 ANI X405 OUT C460 K 4 4 chai ®−îc ®Õm LD C460 NÊc thø 7 OUT Y433 END KÕt thóc chu kú ViÖc ph¸t hiÖn chai ®Çy hay kh«ng cã thÓ ®−îc thùc hiÖn b»ng bé c¶m biÕn quang ®iÖn, sau ®ã bé c¶m biÕn nµy cã thÓ ®−îc dïng ®Ó kÝch ho¹t c«ng t¾c ngâ vµo X402. Sù hiÖn diÖn cña chai ë m¸y ®ãng n¾p còng cã thÓ ®−îc nhËn biÕt b»ng bé c¶m biÕn quang ®iÖn ngâ vµo X403. TÝn hiÖu vµo bé ®Õm chai còng cã thÓ xuÊt ph¸t tõ bé c¶m biÕn quang ®iÖn ngâ vµo X404. C¸c ngâ vµo kh¸c cã thÓ lµ c¸c c«ng t¾c khëi ®éng ngâ vµo X400 vµ dõng ngâ vµo X401 ®èi víi b¨ng chuyÒn vµ tÝn hiÖu ngâ vµo X405 tõ m¸y ®ãng gãi khi m¸y ®ang vËn hµnh, ®· nhËn ®ñ 4 chai vµ ch−a nhËn thªm chai kh¸c. 70