›
›

Tài liệu Thí nghiệm mạch điện tử 2

pdf 83 trang vanle 4920
Download
Bạn đang xem 20 trang mẫu của tài liệu "Tài liệu Thí nghiệm mạch điện tử 2", để tải tài liệu gốc về máy bạn click vào nút DOWNLOAD ở trên

Tài liệu đính kèm:

  • pdftai_lieu_thi_nghiem_mach_dien_tu_2.pdf

Nội dung text: Tài liệu Thí nghiệm mạch điện tử 2

  1. Bộ Cơng thương Trường Đại học Cơng nghiệp Thành phố Hồ Chí Minh   Thí nghiệm MẠCH ĐIỆN TỬ 2 Người biên soạn Nguyễn Hồng Việt
  2. Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC Bài 1: KHẢO SÁT ĐÁP ỨNG TẦN SỐ THẤP CỦA MẠCH KHUẾCH ĐẠI GHÉP RC A. Thiết bị sử dụng: - Modul thí nghiệm - Dao động ký, VOM - Dây nối - Máy phát sĩng sin - Máy tính cĩ phần mềm Orcad B. Phần thực hành: I. Dùng BJT I.I> Lý thuyết cơ bản 1.1. Đáp ứng tần số của mạch khuếch đại Mỗi mạch khuếch đại đều cĩ một khoảng tần số hoạt động nhất định, gọi là băng thơng (Bank width) hoạt động của hệ thống. Ký hiệu: BW = [fH – fL] (Hz) Mạch khuếch đại được đặc trưng bởi hàm truyền hệ số khuếch đại, được gọi là Ai hay Av. Đáp tuyến băng thơng của mạch khuếch đại Ax (dB) A Midband A m m gain 2 f(Hz) fL fH 1.2. Phương pháp khảo sát đáp ứng tần số của mạch khuếch đại a. Phương pháp khảo sát: i. Bước 1: Vẽ mạch tương đương ở vùng tần số hoạt động ii. Bước 2: Thiết lập biểu thức của hàm truyền hệ số KĐ iii. Bước 3: Vẽ biểu đồ Bode cho tần số và pha Ví dụ: Cho mạch điện tương đương sau R1 Vo V1 + vi I1 R2 C ie Rc - 0 1
  3. Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC Vo i Rc i 1 Ta cĩ A e e Rc v Vi i v 1 e i R 2 jwC R 1 1 R 2 jwC 1 (R2 ) jwC Rc (1 jwCR2 ) Av Rc (R R ) R R 1 jwC(R // R ) R R 1 2 1 2 1 2 1 2 jwC Rc (1 jwCR2 ) Vậy Av R1 R2 1 jwC(R1 // R2 ) 1 1 Đặt W1 , W2 CR2 C(R1 // R2 ) w (1 j ) Rc W => A 1 v R R w 1 2 (1 j ) W2 w 1 ( )2 Rc W1 Vậy: Av (1) R R w 2 1 2 1 ( ) W2 Vẽ biểu đồ Bode cho tần số tín hiệu Khai triển decibel ta được: Rc w 2 w 2 Av dB 20lg Av 20lg( ) 20lg 1 ( ) 20lg 1 ( ) (dB) R1 R2 W1 W2 Hay Av (dB) A0 A1 A2 0dB (w 0) w 2 Xấp xĩ gần đúng A1 20lg 1 ( ) 3dB (w W1 ) W1 w 20lg (w W1 ) W1 Biểu đồ Bode cho A1 2
  4. Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC A1 (dB) 20 20dB/decad e w(rad/s) w 10w1 1 Biểu đồ Bode cho các A0, A1, A2 Ax (dB) A1 A0 20 20dB/decad e W2 10w2 w(rad/s) W1 10w1 A2 Biểu đồ Bode tổng của Av Av (dB) Mid-bank A gain 0 20dB/decad w(rad/s) e W1 W2 I.II> Khảo sát thực nghiệm Modul thí nghiệm: 1> Tính tốn lý thuyết Vẽ mạch tương đương tín hiệu nhỏ v0 Tính độ lợi Av= . Tần số cắt fc= vi 3
  5. Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC V3 12Vdc Rc Rb1 1k Cc 0 100k 10u Cb Q1 10u Q2SC1815 20mVac V2 R1 Rb2 0Vdc 10k Re Ce RL 10k 100 100u 1k 0 Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1): 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch a. Giá trị đo lần 1: Tín hiệu vào vi1 = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi1 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2): b. Giá trị đo lần 2: Tín hiệu vào vi2 = Tần số f Tín hiệu ra V0 4
  6. Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC v0 Độ lợi Av= vi2 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3): 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4): 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và mơ phỏng II. Dùng FET II.I> Lý thuyết cơ bản 1> Khảo sát đáp ứng tần số thấp của mạch khuếch đại FET ghép RC Cho mạch khuếch đại FET đặc trưng như hình vẽ 5
  7. Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC Vcc Các linh kiện FET trong thực tế cĩ các giá trị: Rd g : trở dẫn (khoảng vài mili 1/Ω) Cd m rds : Trở kháng ngõ ra DS (vài chục - ri Cg 2 vài trăm KΩ) 3 1 Cgs: giá trị cảm kháng ngỏ vào GS (vài RL PF - vài chục PF) Rg Vi Rs Cs Cgd: giá trị cảm kháng ngõ ra GD ( 0.1 1MEG PF - vài PF) 0 Phương pháp khảo sát đáp ứng tần số thấp của mạch FET cũng giống như với BJT, ta chia mạch làm hai trường hợp: Đáp ứng của cụ Bypass Cs và đáp ứng của tụ Coupling. Đáp ứng của tụ Bypass Mạch tương đương tín hiệu bé như hình vẽ rds ri G S D i0 iL gmvgs Rg Vi Rs Rd Cs RL 1MEG 0 Mạch tương đương thevenin ri r G S ds + _ i0 D iL g r v Rg m ds gs Vi Rs Rd Cs RL 1MEG 0 Ta cĩ, vgs vg vs , và dặt  gmrds 6
  8. Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC S rds _ + + _ i0 D iL vS vi Rs Rd Cs RL 0 v S rds vi S _ + M + _ i0 D iL Rs Rd Cs RL 0 Dùng phép biến đổi tương đương Thevenin cho đoạn mạch MO vi M rds + _ i0 D iL (1 )R C Rd s s RL (1 ) 0 vL RLiL i0 vi Vậy, Av vi i0  vi vi R R 1 L d  1 Rd RL rds Rd // RL 1  [RS //( )] jCS 1  1 (RL // Rd ) (RL // Rd ) (1 )RS (1 ) rds RL // Rd RS rds RL // Rd 1 jRSCS (1 ) 1 jRSCS r R // R Đặt R ds L d i (1 ) Ta cĩ,  1  1 jR C A (R // R ) (R // R ) S S v L d R L d (1 ) S (1 ) Ri jRS RiCS RS Ri 1 jRSCS 7
  9. Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC  1 jR C  R // R 1 jR C (R // R ) S S L d S S L d R R (1 ) Ri RS jRS RiCS (1 ) Ri RS S i 1 j CS Ri RS  RL // Rd 1 jRSCS Hay, Av (1 ) Ri RS 1 j(Ri // RS )CS Viết gọn lại ta được: 1   R // R 1 j / 1 R C A L d 1 S S v , với 1 (1 ) Ri RS 1 j /2 2 (Ri // RS )CS Ta thấy: RSCS > (Ri // RS )CS 1 1 Vậy tần số cắt dưới: L , Hay f L (Ri // RS )CS 2 (Ri // RS )CS II.II> Khảo sát thực nghiệm Modul thí nghiệm: 1> Tính tốn lý thuyết Vẽ mạch tương đương tín hiệu nhỏ v0 Tính độ lợi Av= . Tần số cắt fc= vi V4 12Vdc Rd 3.3k Cd 0 10u Cg J1 10u BC264A 50mVac V3 RL Rg Rs Cs 100k 0Vdc 1Meg 100 110u 0 Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1): 8
  10. Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch a. Giá trị đo lần 1: Tín hiệu vào vi1 = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi1 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2): b. Giá trị đo lần 2: Tín hiệu vào vi2 = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi2 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3): 9
  11. Bài 1: Khảo sát đáp ứng tần số thấp của mạch Khuếch đại ghép RC 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4): 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và mơ phỏng 10
  12. Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC Bài 2: KHẢO SÁT ĐÁP ỨNG TẦN SỐ CAO CỦA MẠCH KHUẾCH ĐẠI GHÉP RC A. Thiết bị sử dụng: - Modul thí nghiệm - Dao động ký, VOM - Dây nối - Máy phát sĩng sin - Máy tính cĩ phần mềm Orcad B. Phần thực hành: I. Dùng BJT I.I> Lý thuyết cơ bản 1> Đặc tính Transistor ở tần số cao Ở dãy tần số cao, đáp ứng tần số của transistor bị giới hạn do các điện dung kí sinh giữa các lớp tiếp giáp PN. Thơng thường các Cb’e cĩ giá trị vài trăm ÷ vài chục pF, với BJT cao tần Cb’e khoảng vài chục pF. Cb’e, Cb’c, quyết định tần số giới hạn trên trong đáp ứng cao tần. Cb’c cĩ giá trị vài chục ÷ vài pF, với BJT cao tần Cb’c Phân tích mạch khuếch đại BJT ở tần số cao 2.1> Phương pháp khảo sát Dạng mạch tổng quát Vcc R1 Rc + Cc Cb RL + R2 ri Re ii Ce Giá trị các tụ ghép thường được chọn sao cho thỏa mãn đáp ứng tần số thấp 11
  13. Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC Sơ đồ tương đương tín hiệu nhỏ dùng hiệu ứng Miller +v b'e R Rc RL Ii Rb'e gm v b'e Cb'e CM C R'L R r // R // r b e i B b e gm , và Cb e RL RC // RL wT 25mV  rb e he e m , gm IeQ rb e CM (1 gmRL )Cb c r C R b'e (1 b e )  Cb c C gm Rb eCb c Lưu ý: R và C chỉ dùng để tính trở kháng ngõ ra Z R //(C C ) in b e b e b c Z0 RC //( R 1 jwC) Hàm truyền iL iL gmVb e Vb e Ai ii gmVb e Vb e ii R 1 A g R C i m b e R R [1 jwR (C C )] C L b e b e M 1 A A i 0  (1 j ) H gm RC Rb e A0 RC RL Với 1  H Rb e Cb e CM 1 Tần số cắt trên của mạch là fH (Hz) 2 Rb e Cb e CM Đáp tuyến tần số 12
  14. Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC A i dB f f H I.II> Khảo sát thực nghiệm Modul thí nghiệm: 1> Tính tốn lý thuyết Vẽ mạch tương đương tín hiệu nhỏ v0 Tính độ lợi Av= . Tần số cắt fc= vi V3 12Vdc Rc Rb1 1k Cc 0 33k 1u Ri Cb Q1 1k 1u Q2SC1815 20mVac V2 RL Rb2 0Vdc Re Ce 470 6.8k 220 10u 0 Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1): 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch a. Giá trị đo lần 1: Tín hiệu vào vi1 = 13
  15. Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi1 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2): b. Giá trị đo lần 2: Tín hiệu vào vi2 = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi2 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3): 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4): 14
  16. Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và mơ phỏng II. Dùng FET II.I> Lý thuyết cơ bản Phân tích mạch khuếch đại FET tần số cao Mạch khuếch đại FET ở tần số cao dạng C-S: Vdd Rd Cd ri Cg Vi Rs RL Rg Cs 0 Sơ đồ tương đương: ri G Cgd D gm Vg rds rds Vi Cgs RL S Cgs từ vài chục ÷ vài pF Cgo từ vài pF nhỏ hơn 1pF Ở tần số cao xem như nối tắt Cg,Cs,Cd Sơ đồ tương đương Miller ri +v gs V L gm v gs rds//Rd//RL Vi Cgs CM 15
  17. Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC CM=[1 + gM(rds // Rd // RL)]Cgd 1 V V V g V (r // R // R ) jw(C C ) A L L gs m gs ds d L gs M V V V V V 1 i gs i gs ri jw(C gs CM ) 1 Av g m (rds // Rd // R L ) 1 jwri(Cgs CM ) 1 A A v 0 jw 1 w1 A0 g m (rds // Rd // R L ) với: 1 1 w f 1 H ri(Cgs CM ) 2 ri (Cgs CM ) Biểu đồ Bode: A v dB f f H II.II> Khảo sát thực nghiệm Modul thí nghiệm: 1> Tính tốn lý thuyết Vẽ mạch tương đương tín hiệu nhỏ v0 Tính độ lợi Av= . Tần số cắt fc= vi V4 12Vdc Rd 1k Cd 0 0.01u Ri Cg J2SK300 J2 6.8k 0.01u 50mVac V3 RL Rg Rs Cs 1k 0Vdc 390k 270 0.1u 0 Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1): 16
  18. Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch a. Giá trị đo lần 1: Tín hiệu vào vi1 = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi1 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2): b. Giá trị đo lần 2: Tín hiệu vào vi2 = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi2 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3): 17
  19. Bài 2: Khảo sát đáp ứng tần số cao của mạch khuếch đại ghép RC 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4): 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và mơ phỏng 18
  20. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng Bài 3: KHẢO SÁT ĐÁP ỨNG CỦA MẠCH KHUẾCH ĐẠI CỘNG HƯỞNG GHÉP RC A. Thiết bị sử dụng: - Modul thí nghiệm - Dao động ký, VOM - Dây nối - Máy phát sĩng sin - Máy tính cĩ phần mềm Orcad B. Phần thực hành: I. Dùng BJT I.I> Lý thuyết cơ bản Mạch cộng hưởng đơn dùng BJT transistor 1.1. Phân tích lý thuyết Sơ đồ mạch lý thuyết Sơ đồ tương đương tín hiệu nhỏ 19
  21. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng Sơ đồ tương đương tín hiệu nhỏ dạng rút gọn (bỏ qua thành phần R-C giữa cực C và E) Các thơng số liên quan Các thơng số của Transistor 2SC1815: fT=80MHz, Cob=2pF, hFE = 300 Giá trị cảm kháng của cuộn L được tính theo cơng thức sau : rn22. L 22,9.lr 25,4. Trong đĩ : r : bán kín vịng dây (cm) n : số vịng dây l : chiều dài cuộn dây(cm) L: cảm kháng (uH) Trở kháng vào: R r// R // R // r i i b p b' e L 2 Với RP (L) QC ; rc rc là nội trở của cuộn dây. QC là hệ số phẩm chất của cuộn dây (thường QC = 100) Điện dung tổng tương đương: CCCC ' b' e M Hàm truyền iig V V A LL m b'' e b e i i g V V i i m b'' e b e i R 1 C g RR m 1 CL R j C i jL R 1 gR C miRR R CL1 j  CR i i L Mặt khác: 20
  22. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng RL Ri 1 Av Ai gm RC // RL ri ri 1 j  /1 2 / Băng thơng Ta cĩ tại tần số cắt: AA1 ii 3dB AA oodB 2 1 1 1 1 R 2 i 22 R 1 j  CR 1 CR i i L i L 22 RR 1 CR ii 2 CR 1 ii LL  1 1 4 2  1 1 nn1, 2  2 1 RC 1 Đặt i R   i 1 1 4 2 2 L 1 nn1, 2 2 1 12 H 1 1 4  2 1 Do 1 42 1 1   12 1 4 1 L 2  1 1 1 1 BW f f ()   HLHL2 2 1 2 RC i Tần số cộng hưởng Ri (A )  CRi 0 i max L 11  f 00LC2 LC 21
  23. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng 1.2. Tính tốn các giá trị trên lí thuyết V .6,8 12.6,8 VV CC 2,05 BB 33 6,8 39,8 6,8KK .33 RK 5.64  BB 6,8KK 33 R VIRV BB BB CQ E BE  VV 2,05 0,6 I BB BE 12,22 mA CQ RK5,6 BB R 100  E 300 .25 300.25 hr 614  ie b' e I 12,22 CQ Mặc khác:  300 gm rb'e 614 Cb'e 6 972 pF T 2 fT 2 .80.10  300 gm 0,49 rbe' 614 C 1 g R // R C M m L C b' c 1 0,49.600 .2 590pF Suy ra: C C C C' M b'e =590 + 972+100000 ≈ 100F C = 100nF Hàm truyền RC 1 Ai g m Ri RC RL 1 j  /1 2 / RL Ri 1 Av Ai gm RC // RL ri ri 1 j  /1 2 / Băng thơng 11 BW 31,6 Khz 2 RC 12 i 2 .49,56.101548.10 22
  24. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng Tần số cộng hưởng 11 f 706.3 KHz o 2 LC 2 0.5.10 6 .101548.10 12 R r// R // R // r i i BB p b' e Tính RP: L 2 RP (L) QC 2.2K; rc R r// R // r // R 50 i i BB b' e P Độ lợi RC // RL 1 Av gm Ri ri 1 j  /1 2 / R // R A 20log( g R C L ) 20log 1  /  / 2 v dB m i 1 2 ri Biểu đồ Bode lí thuyết Dựa vào biểu thức trên ta nhận thấy rằng : Khi  =0 : tức là lúc giá trị trong biểu thức trong căn tiến về 0 => G = AVm = dB. Khi càng xa 0 , lúc này biểu thức trong căn cĩ giá trị rất lớn => Av cĩ giá trị rất bé. Dựa vào yếu tố trên, sinh viên tự vẽ được biểu đồ Bode cho mạch cộng hưởng I.II> Khảo sát thực nghiệm Modul thí nghiệm: 1> Tính tốn lý thuyết Vẽ mạch tương đương tín hiệu nhỏ v0 Tính độ lợi Av= . Tần số cộng hưởng f0= vi V3 12Vdc Rc Rb1 1k Cc 0 27k 10u Ri Cb Q2 2N2222A/ZTX 1k 2 10u 20mVac V2 L1 RL C1 Rb2 0Vdc 0.58uH Re Ce 500 33p 5.6k 220 100u 1 0 23
  25. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1): 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch a. Giá trị đo lần 1: Tín hiệu vào vi1 = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi1 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2): b. Giá trị đo lần 2: Tín hiệu vào vi2 = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi2 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3): 24
  26. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4): 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và mơ phỏng II. Dùng FET II.I> Lý thuyết cơ bản Mạch cộng hưởng đơn dùng FET 1> Phân tích lí thuyết Sơ đồ mạch lí thuyết 25
  27. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng Sơ đồ tương đương tín hiệu nhỏ Sơ đồ tương đương tín hiệu nhỏ dạng rút gọn vgs iL + a vi Ri L C R R ii g v d r m gs i _ L Với : Ri ri // RP , và C C' Cb'e CM Các thơng số liên quan: Các thơng số của FET: rds, Cgs, Cgd, gm được cho bởi nhà sản xuất Thiết lập hàm truyền: iL iL gmvgs vgs Ai ii gmvgs vgs ii R // r 1 d ds g R R // r m 1 1 L d ds ( jC ) Ri jL 26
  28. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng R // r R d ds g i R R // r m R L d ds 1 ( jCR i ) i jL R // r 1 d ds g R R R // r m i R L d ds 1 j(CR i ) i L 1  1 R C Đặt: i R  i 2 L Ta được R // r 1 A d ds g R i R R // r m i   L d ds 1 j( 2 ) 1  R R R // r 1 A A L L d ds g R v i r r R R // r m i   i i L d ds 1 j( 2 ) 1  R 1 A g (R // r // R ) i v m d ds L r   i 1 j( 2 ) 1  Giải phương trình này ta sẽ được băng thơng là: 1 BW 2 (ri // RP )C 1 1 Tần số cộng hưởng:  , hay f 0 LC o 2. LC 2> Tính tốn các giá trị trên lí thuyết Hàm truyền Ri = Rp//ri = ri = 50 (do Rp >> ri) iI2 V g D DSS 1 GSQ =0,5.10-3 (1/Ω) m vDS V P V P (xem thêm datasheet của JFET 2SK30A ) C 1 g . r // R // R . C M m ds d L gd = 0.9pF ' CCCC ≈ C’ = 1003pF gs M 27
  29. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng RP // ri 1 Av g m (RL // Rd // rds) ri RP // ri 1 j (RP // ri )C L Băng thơng 11 BW 3.17 MHz 2 .RC . 12 i 2 .50.1003,1.10 Tần số cộng hưởng 11 f 7.1 MHz 0 2 .LC .2 . 0,5.10 6 .1003,1.10 12 Biểu đồ Bode lí thuyết R A 20log(0.3) 20log 1 j(CR i ) v dB i L Dựa vào biểu thức trên ta nhận thấy rằng : Khi  = c : tức là lúc giá trị trong biểu thức trong căn tiến về 0 => Av (max)= -10 dB. Khi càng xa , lúc này biểu thức trong căn cĩ giá trị rất lớn => Av cĩ giá trị rất bé. Dựa vào yếu tố trên, sinh viên tự vẽ được biểu đồ Bode cho mạch cộng hưởng II.II> Khảo sát thực nghiệm Modul thí nghiệm: 1> Tính tốn lý thuyết Vẽ mạch tương đương tín hiệu nhỏ v0 Tính độ lợi Av= . Tần số cộng hưởng f0= vi V3 12Vdc Rd 1k Cd 0 10u Ri Cg J2 50 2 10u J2SK300 20mVac V2 L1 RL C1 Rg 0Vdc 0.5uH Rs Cs 1.5k 1n 470k 1k 100u 1 0 Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1): 28
  30. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch a. Giá trị đo lần 1: Tín hiệu vào vi1 = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi1 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2): b. Giá trị đo lần 2: Tín hiệu vào vi2 = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi2 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3): 29
  31. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4): 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và mơ phỏng III. Mạch khuếch đại phối hợp trở kháng III.I> Lý thuyết cơ bản Mạch khếch đại ghép biến áp dùng BJT thơng dụng VCC Rc R1 Cc Cb Q1 n2 RL Ii ri L' R2 Re Ce C' n1 Mạch tương đương AC 30
  32. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng VL n2 Ii ri L' gm.Vbe Rc RL Rb//rb'e Cb'e+CM C' n1 Mạch tương đương rút gọn i vb'e L + a i i Ri L C RC R gmvb'e _ C L 2 Rb // rb'e Với: C=C’+a (Cb’e + CM)), và Ri= ri //RP//( ) a2 n Trong đĩ a 1 n2 U 2 U1 Z1 Ztđ = = 2 2 i2 a i1 a U n 1 i n 2 2 ; 2 1 a U1 n1 a i1 n2 Ta cĩ: vb'e i i gm.v R 1 Ai L L b'e a ag C i g .v v i m R R 1 1 i m b'e b'e i C L j(C ) a Ri L' R 1 Ai ag R C m i R R R 1 C L 1 j(CR i ) i L'  Lý luận tương tự phần trên ta được: RC Aim a gm Ri RC RL 1 2 Tần số cộng hưởng: f0= với C=C’+a (Cb’e + CM)) 2 L'C Ri= ri //RP// Sinh viên tự vẽ biểu đồ Bode III.II> Khảo sát thực nghiệm Modul thí nghiệm: 1> Tính tốn lý thuyết Vẽ mạch tương đương tín hiệu nhỏ 31
  33. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng v0 Tính độ lợi Av= . Tần số cộng hưởng f0= vi 12Vdc V2 R1 R2 C3 2k Q1 R6 0 C1 10k 2 0.1u 0.1u 56 L1 Q2SC945 0.3uH R5 10mVac V1 1k 1 0Vdc C4 2 R3 R4 C2 10n L2 1k 1.5k 1u 0.3uH 1 0 Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 1): 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch a. Giá trị đo lần 1: Tín hiệu vào vi1 = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi1 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 2): 32
  34. Bài 3: Khảo sát đáp ứng tần số của mạch khuếch đại cộng hưởng b. Giá trị đo lần 2: Tín hiệu vào vi2 = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi2 Độ lợi Av (dB) Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 3): 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) (biểu đồ 4): 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 2 và biểu đồ 3: Kết quả giữa 2 lần đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm c> Nhận xét sự khác nhau giữa 3 biểu đồ 2, 3 và 4: Kết quả giữa đo thực nghiệm và mơ phỏng 33
  35. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động Bài 4: KHẢO SÁT ĐÁP ỨNG CỦA MẠCH LỌC THỤ ĐỘNG A. Thiết bị sử dụng: - Modul thí nghiệm - Dao động ký, VOM - Dây nối - Máy phát sĩng sin - Máy tính cĩ phần mềm Orcad B. Lý thuyết cơ bản 1. Mục đính ứng dụng Bộ lọc cĩ vai trị quan trọng trong các mạch điện tử. Những phần tử cơ sở trong mạch lọc chỉ gồm điện trở (R), tụ điện (C), và cuộn cảm (L). Thơng thường gồm 2 mạch lọc RC và RLC. Mạch lọc RC được dùng nhiều vì linh kiện rẻ và chiếm ít diện tích. Cịn mạch lọc RLC ít thơng dụng vì cĩ điện cảm (L) khĩ tiêu chuẩn hĩa và cĩ giá trị rất lớn ở phạm vi tần số thấp nên trong thực tế khĩ thực hiện vì giá thành đắt, lại cồng kềnh . Mạch lọc sẽ làm suy giảm năng lượng qua nĩ mà khơng cĩ khả năng khuyếch đại. Khĩ phối hợp tổng trở với các mạch ghép. Để bổ túc các nhược diểm trên người ta thêm vào đĩ các phần tử khuếch đại như transistor, vi mạch, v.v, để cĩ thể khuyếch đại tín hiệu , phối hợp tổng trở, điều chỉnh độ suy giảm. 2. Phân loại mạch lọc Dựa vào đặc điểm cấu tạo, ta phân ra hai loại: mạch lọc thụ động và mạch lọc tích cực. Bài này khảo sát mạch lọc thụ động. Cả hai loại mạch lọc này đều cĩ các dạng đáp ứng tần số sau: Mạch lọc thơng cao (High pass Filter) Mạch lọc thơng thấp (Low pass Filter) Mạch lọc thơng dãi (Band pass Filter) Mạch lọc chặn dãi (Reject Band Filter) Đáp ứng tần số vout vout v v in dB in dB f f f f H H Mạch lọc thơng thấp Mạch lọc thơng cao 36
  36. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động vout voutf v v in dB in dB f f f f f f L H L H Mạch lọc thơng dãy (Band pass) Mạch lọc chặn dãy (Band Stop) 3. Lý thuyết cơ sở về mạch lọc 3.1 Khái niệm về hàm truyền mạch lọc Mạch lọc 0 0 Hàm truyền của mạch lọc được định nghĩa là tỉ số giữa điễn áp tín hiệu ra Vo trên điện áp tín hiệu vào Vi theo biểu thức: Hàm truyền tổng quát theo tham số S ( s j ) m 1 AASASAmm 1 1 0 HKs . nn 12 BSBSBSBSBnn 1 2 1 0 Với K là hệ số phụ thuộc vào cấu tạo của mạch và Aik const; B const cũng phụ thuộc vào cấu tạo của mạch Hàm truyền thường gặp cĩ dạng : 1 Hs 2 n 1 BSBSBS12 n A0 1, đa thức bậc khơng với : AAA12 m 0 Đáp ứng biên độ chuẩn hĩa : 1 H  4 n 1 BBB14  n  Điều kiện tối ưu : BBBB2 4 2(nn 1) ; 2 0 Khi đĩ ta cĩ : 1 H  2n 1 B2n Đây là hàm cĩ đáp tuyến phẳng tối đa hay cịn gọi là hàm Butterworth Tần số chuẩn hĩa : 2n 2n nn B2 37
  37. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động 1 Khi đĩ : H  2n 1 n 4. Mạch lọc thụ động 4.1 Mạch lọc thơng thấp 4.1.1 Mạch lọc RC R1 C1 Hàm truyền (đáp ứng tần số của mạch) Vo 1 H RC Vi 1 j RC f 0 Đáp ứng biên độ: 11 j RC RC 2 Nhận xét : Ơ tần số thấp : f 00  1 H 10 V Vi 10 Ở tần số cao : f  1 HV 00 1 0 Cĩ tần số : 11 f , f  c cc2 RC RC 1 H 0.707 2 1 Tần số này gọi là tần số cắt f , tần số này cĩ biên độ tín hiệu ngỏ ra bị giảm đi c 2 so với biên độ tín hiệu vào . 1 2 - 45 9090 -90 38
  38. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động Đáp ứng pha Đáp ứng biên độ 1 Pha cĩ H chính là pha của 1 trừ đi pha của 1 j RC 1 j RC 0 arctg  RC arctg  RC Ơ tần số thấp : f 0  0 arctg 0 00 Tần số cao: f f  arctg 900 Tấn số cắt : 0 f fcc   arctg1 45 Như vậy: Tín hiệu ra bị chậm pha so với tín hiệu vào .Ở tần số thấp mức chậm pha nhỏ ,ở tần số cao mức chậm pha lớn.Ở tần số cắt là 45o 1 HAdB 20log 20log 1 RC 22 Hdb 20lg1 20lg 1 ( CR ) 20lg 1 ( RC ) Khi : fH 0  0 dB 20lg1 0 Khi : fH  db 20lg 11 f f  H 20lg 2 3 db c2 RC c RC db A dB -3Db 4.1.2 Mạch lọc thơng thấp RC bậc 1: Sơ đồ mạch thực tế Ri Vo C1 RL Vi v Z // R R 1 H() 0 C L L R vi RI ZC // RL 1 jRLC L Ri 1 jRLC R1 j R C LL 1 j RLILIL C R j R CR R 39
  39. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động R L RRLI RLI R 1 j C RRLI RL 1  , với R RL // Ri RLI R1 j RC Hàm truyền : R 1 H L RLI R1 j RC Tần số cắt: 1 f c 2 RC 4.1.3 Mạch lọc thơng thấp bậc 2 Sơ đồ mạch thực tế I R I1 R IL VL RL Vi C C Sinh viên tự chứng minh hàm truyền của mạch lọc thơng thấp bậc 2 0,38 2,6  , 12RC RC 1 H 22 RC  12   4.2 Mạch lọc thơng cao C1 Vi R1 Vo Đáp ứng tần số : VRV. V ii o 11 R j1 j C CR V 1 H 0 V 1 i 1 j CR Đáp ứng biên độ : 40
  40. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động 11 H 1 2 1 j 1 CR 1 CR 11 f 0, 0 A 0 V 0 1 0 1 0 Ơ tần số cao : 1 f ,1 H V V 1 0 i 1 1 1 1 1 ff hay  A 0.707 c 2 RC c RC 12 1 1.RC Ở tần số cắt biên độ giảm đi 0.707 so với biên độ pha 1 0.707 90 45 f 4.2.1 Mạch lọc thơng cao bậc 1 Sơ đồ mạch C Vo Vi Ri RL Sinh viên tự chứng minh hàm truyền RR R IL RRIL 1 Hàm truyền : H 1 1 j RC 1 Tần số cắt f C 2 RC 4.2.2 Mạch lọc thơng cao bậc 2 Sơ đồ mạch : I RI C I1 C IL Vo Vi R R RL Sinh viên tự chứng minh hàm truyền 41
  41. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động 4.3. Mạch lọc thơng thấp LC : 4.3.1 Sơ đồ – đáp ứng tần số : L1 1 2 C1 1 Vi Vo 0 fo f Từ cầu phân áp jX L và jX C , ta cĩ điện áp ra tính theo cơng thức : jX. V A L 0 jXLC jX V jX Đặc tính tần số: A 0 c Vi jXLC jX 1 Thay XXL ,  và A và đơn giản ta cĩ : cLC 1 j 1 A C 1 2 j L j 1. .LC C Trong trường hợp này chỉ là số thực vì khơng co j 4.3.1.1 nhận xét : Ơ tần số thấp : f 0, 0 A 1, V0 Vi Ơ tần số cao : f , A 0, V0 0 Ơ tần số cao cho mẫu số bằng 1 2LC A Tần số này được gọi là tần số ccộng hưởng của mạch LC , ký hiệu : o Ta cĩ : 1 1  và f o LC o 2 LC Đáp ứng tần số mạch hạ thơng dùng LC cho thấy ở khoảng f khi f >fo thì biên độ giảm nhanh vì A tỉ lệ nghịch với nghịch đảo bình phương của o . 4.3.2 Mạch lọc thơng thấp LC bậc 1 Sơ đồ mạch L1 1 2 Vo C2 RL; VI 4.3.2.1 Thiết kế 42
  42. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động 1 R jC L R Z L A 1 1 j R C R L jC L Z R1 R1 j R C H ALLL Z X11 j R CR j  R C j  L j22  R LC R ALLLLLjL L 1 j RL C R 1 L j L2 2 j L 2 RLL( j R LC 1) 1 LC RRLL L LC2 j 1 RL 22 2 jL L b 4 ac 4 LC 4 LC RRLL LC  12   2 LL j 4 LC RRLL  1 2LC 2 LL j 4 LC RRLL  2 2LC Với: R  L với  là hệ số tổn hao của mạch 1 L 1 1  tần số cắt của mạch 2 LC 4.3.3 Mạch lọc thơng thấp LC bậc 2: Sơ đồ mạch : L L 1 2 1 2 Vo C C RL; VI Sinh viên tự chứng minh hàm truyền 4.4. Mạch lọc thơng cao LC : Sơ đồ mạch: C2 1 2 L2 Vo V i 1 0 43 Fo f
  43. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động Từ cầu phân áp jX C và jX L ta tính được điện áp ra Vo : jXL. V i V o jX L VAo jXLCLC jXVi jX jX 1 Thay vào XLX  , và A đơn giản,ta được: LCC jL 1 A 11 j L j 1 C2 LC Trường hợp này cũng chỉ là số thực vì khơng cĩ j. Nhận xét: Ở tần số thấp: fA 0, 0 0 và V o 0 Ở tần số cao : fA  1 và VVoi 1 Ở tần số cao cho mẫu số : 10 A 2LC Tần số này gọi là tần số cộng hưởng của mạch LC ,ký hiệu 1 1 Ta cĩ :  và f o LC o 2 LC Đáp ứng tần số dùng mạch thượng thơng dùng LC cho thấy khoảng tầ số f>fo thì A=1 ,f=fo thì A-> ,khi f<fo thì biên độ giảm nhanh vì A tỉ lệ với bình phương của  . 4.4.1 Mạch lọc thơng cao LC bậc 1: 4.4.1.1 Thiết kế : Sơ đồ mạch C 2 Vo L RL Vi 1 Sinh viên tự chứng minh hàm truyền: 1 H 11 1 2 LC j RL C 11 Đặt X  XX2 1 LC jRL C 44
  44. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động 22 2 1 1 1 1 b 4 ac 4 4 jRLL C LC R C LC 2 1 1 1 4 jRLL C R C LC X 1 1 2 LC 2 1 1 1 4 jRLL C R C LC X 2 1 2 LC 1 Với 1 là hệ số tổn hao của mạch RCL 1  tần số cắt của mạch 2 LC 4.4.2 Mạch lọc thơng cao LC bậc 2: 4.2.1 Thiết kế Sơ đồ mạch I C I1 C IL 2 2 Vo L RL Vi 1 1 Sinh viên tự chứng minh hàm truyền C. Phần thực hành: I. Mạch lọc thơng thấp RC bậc 1: 1> Tính tốn lý thuyết v0 Tính độ lợi Av= . Tần số cắt fc= vi R1 Ri 50 1k V1 1Vac C1 RL 0Vdc 0.01u 1k 0 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Tín hiệu vào vi = Tần số f Tín hiệu ra V0 45
  45. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động v0 Độ lợi Av= vi Độ lợi Av (dB) 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính tốn lý thuyết (Av1 biểu đồ 1), đo thực nghiệm (Av2 biểu đồ 2) và mơ phỏng (Av3 biểu đồ 3) 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết, đo thực nghiệm và mơ phỏng II. Mạch lọc thơng thấp RC bậc 2: 1> Tính tốn lý thuyết v0 Tính độ lợi Av= . Tần số cắt fc= vi Ri R1 R2 50 1k 1k V1 1Vac C1 C2 RL 0Vdc 0.01u 0.01u 1k 0 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Tín hiệu vào vi = Tần số f Tín hiệu ra V0 Độ lợi Av= Độ lợi Av (dB) 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính tốn lý thuyết (Av1 biểu đồ 1), đo thực nghiệm (Av2 biểu đồ 2) và mơ phỏng (Av3 biểu đồ 3) 46
  46. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết, đo thực nghiệm và mơ phỏng III. Mạch lọc thơng cao RC bậc 1: 1> Tính tốn lý thuyết v0 Tính độ lợi Av= . Tần số cắt fc= vi Ri C 50 0.01u V1 1Vac R RL 10k 0Vdc 1k 0 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Tín hiệu vào vi = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi Độ lợi Av (dB) 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính tốn lý thuyết (Av1 biểu đồ 1), đo thực nghiệm (Av2 biểu đồ 2) và mơ phỏng (Av3 biểu đồ 3) 47
  47. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết, đo thực nghiệm và mơ phỏng IV. Mạch lọc thơng cao RC bậc 2: 1> Tính tốn lý thuyết v0 Tính độ lợi Av= . Tần số cắt fc= vi Ri C1 C2 50 0.01u V1 0.01u 1Vac R1 R2 RL 10k 10k 0Vdc 1k 0 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Tín hiệu vào vi = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi Độ lợi Av (dB) 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính tốn lý thuyết (Av1 biểu đồ 1), đo thực nghiệm (Av2 biểu đồ 2) và mơ phỏng (Av3 biểu đồ 3) 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết, đo thực nghiệm và mơ phỏng 48
  48. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động V. Mạch lọc thơng thấp LC bậc 1: 1> Tính tốn lý thuyết v0 Tính độ lợi Av= . Tần số cắt fc= vi L1 1 2 0.2uH V1 1Vac C1 RL 0Vdc 220p 100 0 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Tín hiệu vào vi = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi Độ lợi Av (dB) 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính tốn lý thuyết (Av1 biểu đồ 1), đo thực nghiệm (Av2 biểu đồ 2) và mơ phỏng (Av3 biểu đồ 3) 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết, đo thực nghiệm và mơ phỏng VI. Mạch lọc thơng thấp LC bậc 2: 1> Tính tốn lý thuyết Tính độ lợi Av= . Tần số cắt fc= 49
  49. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động L1 L2 1 2 1 2 0.2uH 0.2uH V1 1Vac C1 C2 RL 0Vdc 220p 220p 100 0 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Tín hiệu vào vi = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi Độ lợi Av (dB) 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính tốn lý thuyết (Av1 biểu đồ 1), đo thực nghiệm (Av2 biểu đồ 2) và mơ phỏng (Av3 biểu đồ 3) 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết, đo thực nghiệm và mơ phỏng VII. Mạch lọc thơng caoLC bậc 1: 1> Tính tốn lý thuyết v0 Tính độ lợi Av= . Tần số cắt fc= vi C1 4700p 2 V1 L1 1Vac RL 0.2uH 0Vdc 100 1 0 50
  50. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Tín hiệu vào vi = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi Độ lợi Av (dB) 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính tốn lý thuyết (Av1 biểu đồ 1), đo thực nghiệm (Av2 biểu đồ 2) và mơ phỏng (Av3 biểu đồ 3) 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết, đo thực nghiệm và mơ phỏng VIII. Mạch lọc thơng caoLC bậc 2: 1> Tính tốn lý thuyết v0 Tính độ lợi Av= . Tần số cắt fc= vi C1 C2 220p 2 220p 2 V1 L1 L2 1Vac RL 0.2uH 0.2uH 0Vdc 100 1 1 0 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Tín hiệu vào vi = Tần số f Tín hiệu ra V0 51
  51. Bài 4: Khảo sát đáp ứng của mạch lọc thụ động v0 Độ lợi Av= vi Độ lợi Av (dB) 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính tốn lý thuyết (Av1 biểu đồ 1), đo thực nghiệm (Av2 biểu đồ 2) và mơ phỏng (Av3 biểu đồ 3) 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết, đo thực nghiệm và mơ phỏng 52
  52. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực Bài 5: KHẢO SÁT ĐÁP ỨNG CỦA MẠCH LỌC TÍCH CỰC A. Thiết bị sử dụng: - Modul thí nghiệm - Dao động ký, VOM - Dây nối - Máy phát sĩng sin - Máy tính cĩ phần mềm Orcad B. Lý thuyết cơ bản 1. Giới thiệu mạch lọc: Mạch lọc là lọc lấy khoảng tần số mong muốn khi cho một dãy tần số qua nĩ. 2. Phân loại mạch lọc: Dựa vào các đáp ứng tần số thường gặp và các đáp ứng biên độ nên mạch lọc được phân loại thành: Mạch lọc thơng thấp(LPF - Lowpass Filter). Mạch lọc thơng cao(HPF - Highbass Filter). Mạch lọc thơng dãi(BBF - Bandpass Filter) Mạch lọc chắn dãi(BRF - Band Reject Filter) 2.1. Mạch lọc thơng thấp: là mạch lọc mà nĩ sẽ lọc lấy những tần số thấp ta mong muốn. 2.1.1. Mạch lọc thơng thấp dùng RC: R Vo Vi C 0 0 0 Đáp ứng tần số: 54
  53. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực Hình trên là đáp ứng mạch lọc thấp qua và đáp ứng tần số minh hoạ của mạch. 1 f Tần số cắt của mạch lọc trên là: c 2RC Ở tần số cắt điện áp ra co biên độ là Vi Vo 2 Nguyên lí hoạt động của mạch trên là : do hàm Vi biến thiên theo thời gian nên điện trở trên R và tụ C cũng biến thiên theo thời gian.Lúc đĩ: Vi(t) =VR (t) + Vc(t) Xét mạch điện ở trường hợp điện áp vào Vi, cĩ tần số fi rất cao so với tần số cắt fc. lúc đĩ dung kháng Xc sẽ cĩ giá trị rất nhỏ. Như vậy điện áp ra Vo (t) là tích phân của điện áp vào Vi (t). Điều kiện của mạch là : fi fC 2.1.2. Mạch lọc lowpass dùng RL: Ta cĩ thể dùng điện trở R kết hợp với cuộn cảm L để tạọ thành các mạch lọc thay cho tụ C. Do tính chất của L và C ngược nhau đối với tần số nên mạch lọc thấp qua và cao qua khi dùng RL cĩ cách mắc ngược với RC. L1 Vo Vi R1 0 0 0 Mạch lọc dùng RL đáp ứng việc lọc thơng thấp tần số cắt được xác định là: R f C 2L 55
  54. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực 2.1.3. Mạch lọc lowpass dùng LC: Cuộn cảm và tụ điện C là hai linh kiện thụ động cĩ nhiều đặc tính ngược nhau, nhưng khi kết hợp lại sẽ tạo thành mạch lọc rất hiệu quả. L1 1 2 Vi Vo C1 0 0 0 2.1.4. Mạch lọc thơng thấp bậc 1 của butterworth: Hình dưới đây mơ tả một mạch lọc lowpass của butterworth. Điện trở R1 và RF xác định độ lợi của mạch lọc. Theo qui luật chia điện áp, điện áp tại v1 được xác định: R1 V2 RF 10k 10k 0 4 2 - V+ Vo 1 15Vdc R V1 OUT 3 + V- 16k RL Vin 11 C 10k 0.01u 0 0 0 Sơ đồ mạch lọc lowpass bậc 1 của butterworth 56
  55. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực Đáp tuyến tần số jX C v1 vin R jX C 1 jX C j2. f .C v v in v 1 1 j2. f .R.C in Điện áp ra R F v0 1 v1 R1 R v F in v0 1 R1 1 j2. f .R.C v A 0 F vin f 1 j f H R A 1 F F R 1 57
  56. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực 1 f H 2.R.C Độ lớn và pha của độ lợi: v A 0 F vin f 1 j f H f  tan 1 f H v 0 A Tại tần số rất thấp, f fH thì F vin 2.1.5. Mạch lọc thơng thấp bậc 2 của butterworth: R1 RF 27k 16k 0 4 2 - V+ Vo 1 15Vdc R2 R3 OUT 3 + V- 33k 33k RL Vin 11 C2 C3 10k 0.0047u 0.0047u 0 0 0 Sơ đồ mạch lọc lowpass bậc 2 của butterworth 58
  57. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực Bậc 2 của mạch lọc rất quan trọng bởi vì các tầng cao hơn được thiết kế dựa vào nĩ. Độ lợi của nĩ được đặt bởi R1 và RF, tần số cắt được quyết định bởi R2, C2, R3, và C3, như sau: 1 f H 2 R2 R3C2C3 Độ lợi của bậc thứ 2 mạch lọc lowpass butterworth được tính: Vo A F Vin 2 f 1 f H RF Với AF 1 = độ lợi của lọc. R1 f = tần số của tín hiệu (Hz), fH là tần số cắt(Hz) 1 f H 2 R2 R3C2C3 Để thiết kế được tầng thứ 2 của mạch lọc lowpass butterworth phù hợp với tầng thứ nhất ta phải tuân theo các quy tắc sau: Chọn giá trị tần số cắt trên fH. Để đơn giản cho việc thiết kế, ta chọn R2 =R3 = R và C2 = C3 = C. Sau đĩ chọn 2 giá trị của C 1F . Tính giá trị của R dựa vào cơng thức: 1 R 2 . f H C Cuối cùng vì giá trị của R2 =R3 và C2 =C3, độ lợi AF 1 RF R1 của bậc 2 mạch lọc gần bằng 1.586. Khi đĩ RF = 0.586R1. Độ lợi này là cần thiết để đáp ứng cho mạch. Ta chọn R1 100k và tính giá trị cho RF. C1 Vo Vi R1 2.2. Mạch lọc highpass dùng RC: 0 0 0 Đáp ứng tần số: 59
  58. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực Tần số cắt của mạch lọc highbass dùng RC là: 1 fc 2RC 2.2.1. Mạch lọc thơng cao bậc 1 của butterworth: Một mạch lọc highbass bậc 1 thì đưọc thiết kế từ một mạch lọc lowpass bậc 1. Hình dưới đây mơ tả mạch lọc highbass bậc 1 của butterworth với một tần số cắt dưới fL: Để thiết kế bậc một của mạch lọc highpass butterworth ta dựa vào các kết quả sau: R j2 f .R.C F Điện áp ngõ ra:Vo 1 Vin R1 1 j2 f .R.C f j Vo f A L F Vin f 1 j f L RF Trong đĩ AF 1 = độ lợi của mạch lọc R! f là tần số của tín hiệu ngõ vào 1 f là tần số cắt dưới của tín hiệu L 2 RC 60
  59. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực R1 V2 RF 10k 10k 0 4 2 - V+ Vo 1 15Vdc C V1 OUT 3 + V- 0.01u RL Vin 11 R 10k 16k 0 0 0 Sơ đồ mạch lọc highbass bậc 1 của butterworth f A ( ) Vo F f L Vin f 1 ( )2 f L 2.2.2. Mạch lọc thơng cao bậc 2 của butterworth: Như trong trường hợp của lọc bậc 1, lọc highbass bậc 2 co thể được thiết kế từ một mạch lọc lowpass bậc 2 đơn giản bởi việc chỉ thay đổi tần số, xác định rõ điện trở và tụ điện. Hình vẽ dưới đây sẽ minh họa mạch lọc thơng cao bậc 2: R1 RF 27k 16k 0 4 2 - V+ Vo 1 15Vdc C4 C5 OUT 3 + V- 0.0047u 0.0047u RL Vin R2 R3 11 10k 33k 33k 0 0 0 Sơ đồ mạch lọc highbass bậc 2 của butterworth 61
  60. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực Đáp tuyến tần số 2.3. Mạch lọc thơng dãi: là mạch lọc mà nĩ sẽ lọc lấy một khoảng tần số ta mong muốn. Một mạch lọc thơng dãi sẽ cho qua dãi thơng giữa 2 tần số cắt fL và fH. Bất kỳ tần số nào dãi này đều bị suy giảm. Cơ bản, cĩ 2 lọai loại mạch lọc thơng dãi gồm mạch lọc thơng dãi rộng và thơng dãi hẹp. Chúng ta sẽ xác định được thơng dãi rơng nếu Q 10 thì gọi đĩ là thơng dãi hẹp. Mối quan hệ giữa Q(hệ số đặc tính),băng thơng(dB) và tần số trung tậm fC là: fC fC Q BW f H fC fC f H . fC fH là tần số cắt trên. 62
  61. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực f L là tần số cắt dưới. Mạch lọc thơng dãi rộng: Mạch lọc thơng dãi được thiết kế dựa trên mạch lọc thơng thấp và thơng cao. Ngồi ra, bậc của mạch lọc thơng dãi phụ thuộc vào bậc của mạch lọc thơng thấp và thơng cao. Hình dưới đây sẽ mơ tả mạch lọc thơng dãi rộng ± 20dB bao gồm bậc 1 của mạch lọc thơng thấp và bậc 1 của mạch lọc thơng cao. U2A C 4 LM324 3 4 + V+ R' 1 3 0.05uF OUT + V+ V2 16k Vin 2 V1 1 V3 R - V- C' OUT 15Vdc 2 0.01uF - V- 16k 11 15Vdc R1 Rf 11 R1' RF' 10k 10k 10k 10k 0 0 0 Sơ đồ mạch lọc thơng dãi rộng Đáp tuyến tần số C. Phần thực hành: I. Mạch lọc thơng thấp bậc 1: 63
  62. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực 1> Tính tốn lý thuyết v0 Tính độ lợi Av= . Tần số cắt fc= vi R1 U1A 4 3 + V+ LM324 12Vdc V2 16k 1 OUT C1 2 - V- V1 RL 1Vac 0.01u 10k 0Vdc 11 R2 R3 10k 10k 0 0 0 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Tín hiệu vào vi = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi Độ lợi Av (dB) 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính tốn lý thuyết (Av1 biểu đồ 1), đo thực nghiệm (Av2 biểu đồ 2) và mơ phỏng (Av3 biểu đồ 3) 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết, đo thực nghiệm và mơ phỏng II. Mạch lọc thơng thấp bậc 2: 1> Tính tốn lý thuyết Tính độ lợi Av= . Tần số cắt fc= 64
  63. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực C2 C4 R2 0.0047u U2A 4 0.0047u 3 4 + V+ R6 R5 U3A V4 33k R1 33k LM324 1 3 12Vdc OUT + V+ 33k 33k V3 C1 2 LM324 1 1Vac - V- C3 OUT 0Vdc 0.0047u 2 - V- 11 0.0047u R4 R3 11 27k 16k R7 27k R8 16k 0 0 0 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Tín hiệu vào vi = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi Độ lợi Av (dB) 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính tốn lý thuyết (Av1 biểu đồ 1), đo thực nghiệm (Av2 biểu đồ 2) và mơ phỏng (Av3 biểu đồ 3) 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết, đo thực nghiệm và mơ phỏng III. Mạch lọc thơng cao bậc 1: 1> Tính tốn lý thuyết v0 Tính độ lợi Av= . Tần số cắt fc= vi 65
  64. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực C1 U1A 4 3 + V+ LM324 12Vdc V2 0.01u 1 OUT 2 - V- V1 R1 RL 1Vac 16k 10k 0Vdc 11 R2 R3 10k 10k 0 0 0 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Tín hiệu vào vi = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi Độ lợi Av (dB) 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính tốn lý thuyết (Av1 biểu đồ 1), đo thực nghiệm (Av2 biểu đồ 2) và mơ phỏng (Av3 biểu đồ 3) 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết, đo thực nghiệm và mơ phỏng IV. Mạch lọc thơng cao bậc 2: 1> Tính tốn lý thuyết v0 Tính độ lợi Av= . Tần số cắt fc= vi 66
  65. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực R2 R6 C2 33kC1 U2A 4 3 33k 4 + V+ C4 C3 U3A V4 0.0047u 0.0047u LM324 1 3 12Vdc OUT + V+ V3 2 0.0047u 0.0047u LM324 1 1Vac R1 - V- R5 OUT 0Vdc 2 33k 33k - V- 11 R4 R3 11 27k 16k R7 27k R8 16k 0 0 0 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Tín hiệu vào vi = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi Độ lợi Av (dB) 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính tốn lý thuyết (Av1 biểu đồ 1), đo thực nghiệm (Av2 biểu đồ 2) và mơ phỏng (Av3 biểu đồ 3) 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết, đo thực nghiệm và mơ phỏng V. Mạch lọc thơng dãi rộng: 1> Tính tốn lý thuyết v0 Tính độ lợi Av= . Tần số cắt fc= vi 67
  66. Bài 5: Khảo sát đáp ứng tần số của mạch lọc tích cực 12Vdc V1 C1 U1A 4 3 4 + V+ R4 U1A 12Vdc 0.05u LM324 1 3 V2 OUT + V+ LM324 16k 2 1 - V- OUT V1 R1 C2 1Vac 2 16k - V- 0Vdc 11 0.01u R2 R3 R5 11 R6 10k 10k 10k 10k 0 0 0 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Tín hiệu vào vi = Tần số f Tín hiệu ra V0 v0 Độ lợi Av= vi Độ lợi Av (dB) 3> Chạy mơ phỏng Pspice để xác định kết quả Vẽ biểu đồ hàm truyền Av (thang dB) theo giá trị tính tốn lý thuyết (Av1 biểu đồ 1), đo thực nghiệm (Av2 biểu đồ 2) và mơ phỏng (Av3 biểu đồ 3) 4> Đánh giá kết quả: Lý thuyết, mơ phỏng và thực nghiệm a> Nhận xét sự khác nhau giữa biểu đồ 1 và biểu đồ 2: Kết quả giữa tính tốn lý thuyết và đo thực nghiệm b> Nhận xét sự khác nhau giữa 3 biểu đồ 1, 2 và 3: Kết quả giữa tính tốn lý thuyết, đo thực nghiệm và mơ phỏng 68
  67. Bài 6: Mạch khuếch đại cơng suất OCL Bài 6: MẠCH KHUẾCH ĐẠI CƠNG SUẤT OCL A. Thiết bị sử dụng: - Modul thí nghiệm - Dao động ký, VOM - Dây nối - Máy phát CD, loa B. Lý thuyết cơ bản 1. Các Dạng Khuếch Đại Cơng Suất 1.1. Khuếch đại cơng suất hạng A Phân cực ban đầu: VBEO = 0.6V VCEO = 1/2 VCC. Khi cho tín hiệu vào, nếu tín hiệu là hình sin cĩ bán kỳ dương thì Transistor dẫn mạnh, dịng Ib tăng. Nếu tín hiệu vào cĩ bán kỳ âm thì transistor dẫn yếu, dịng Ib giảm. Do đĩ nếu tín hiệu là hình sin thì dịng Ib sẽ biến thiên theo hình sin cho nên tín hiệu ra là hình sin. 70
  68. Bài 6: Mạch khuếch đại cơng suất OCL 1.2. Khuếch đại cơng suất hạng B VCC T1 3 T2 5 2 8 1 4 LS1 1 6 VCC 6 4 0 1 8 5 TR1 T2 TR2 . 1.3. Khuếch đại cơng suất hạng AB 71
  69. Bài 6: Mạch khuếch đại cơng suất OCL Phân cực ban đầu: VBEO=0,5V. VCEO = VCC. Điểm phân cực ban đầu: ngay điểm bắt đầu dẫn của Transistor (đầu đoạn thẳng đặc tuyến Vơn – Ampe của IB và VBE) Nếu tín hiệu vào hình sin cĩ bán kỳ dương thì transistor dẫn mạnh dịng IB tăng. Nếu tín hiệu vào cĩ bán kỳ âm thì Transistor ngưng dẫn. Do đĩ tín hiệu vào là hình sin thì tín hiệu ra là nửa hình Sin. Độ méo tín hiệu là 50%. Để khơng bị méo ta dùng khuếch đại kéo đẩy. 1.3.1. KĐCS đẩy kéo hạng AB dùng biếp thế đảo pha: v cc R1 TX1 1 3 Q1 TX2 LO 1 3 RL 2 5 Q2 2 5 R2 T1: Biến thế đảo pha đưa vao một tín hiệu cho ra hai tín hiệu ngược pha nhau, truyền đến hai Transistor khuếch đại kéo đẩy. Q1, Q2: Hai bộ khuếch đại kéo đẩy hạng AB T2: Biến áp xuất âm 1.3.2. KĐCS kéo đẩy hạng AB khơng dùng biến thế 72
  70. Bài 6: Mạch khuếch đại cơng suất OCL VCC R1 C1 Q1 R2 C3 HI RL R3 C2 Q2 R4 * NHẬN XÉT: Nhược điểm của mạch khuếch đại cơng suất lớp A là rất tổn hao năng lượng do lúc nào E ngõ ra cũng cĩ một điện áp bằng ½ Vcc Nhược điểm của mạch khuếch đại cơng suất đẩy kéo dùng biến áp là giá thành cao và cồng kềnh. Vì vậy, đối với các bộ khuếch đại cơng suất âm tần cĩ cơng suất khơng lớn lắm, người ta thường dùng bộ khuếch đại cơng suất âm tần khơng biến áp ra dùng transistor bổ phụ. Cặp transistor bổ phụ là hai transistor khác cực tính dẫn điện NPN va PNP nhưng cĩ các tham số gần giống nhau. 2. KĐCS đẩy kéo OTL: * Nguyên lý hoạt động: 73
  71. Bài 6: Mạch khuếch đại cơng suất OCL V cc Ở ½ T > 0 Q1 dẫn: iC1 ≠ 0; Q2 tắt: iC2 = 0; iC1 nạp cho tụ Cc đến giá trị (C0 2 được chọn khá lớn). Ở ½ T < 0 Q1 tắt: iC1 = 0; Q2 dẫn: iC2 ≠ 0 do tụ Cc phĩng điện qua Q2. Trong cả hai nửa chu kỳ dịng iC1 và iC2 chảy ngược chiều nhau trên tải RL Nên ta cĩ iL = iC1 - iC2 và cĩ dạng sĩng sin. Do Q1 cĩ các tham số như Q2 , nên ICm1 = ICm2. Hai diode D1 và D2 tạo phân cực và ổn định nhiệt độ cho Q1 và Q2, RE1, RE2 cũng để tăng độ ổn định nhiệt cho Q1, Q2. Q1, Q2 mắc theo kiểu collector chung (mạch phát theo) để phối hợp trở kháng với tải RL (thường dùng các giá trị tải là 4 hoặc 8 ). 3. KĐCS đẩy kéo OCL: 74
  72. Bài 6: Mạch khuếch đại cơng suất OCL * Đặc điểm mạch OCL: Mạch OCL khơng dùng tụ xuất âm ở ngõ ra, do đĩ điện áp trên tải phải bằng 0. vậy yêu cầu đặt ra là phải thiết kế mạch bổ phụ sao cho cân bằng điện áp và dịng điện ở ngõ ra. Mạch khuếch đại ở chế độ AB nên cơng suất ra lớn, hệ số khuếch đại lớn. Mạch sử dụng nguồn đối xứng VCC Transistor chịu đựng cơng suất tiêu tán nhỏ do đĩ khắc phục được hiện tượng méo xuyên tâm, mạch ít tổn hao năng lượng Vấn đề cân chỉnh mạch phải chính xác, thiết kế mạch khĩ do mạch phải hồn tồn đối xứng. * Nguyên lý hoạt động: Khi cĩ tín hiệu vi đặt vào cực B của Q6 và Q7 và mass, trong bán kỳ dương của vi thì Q6 dẫn, Q7 khố. Trong bán kỳ âm thì ngược lại, Q6khố, Q7 dẫn. Vai trị của D1, D2, D3 đảm bảo phân cực cho cực B của Q6 và Q7, làm ổ định điểm làm việc theo nhiệt độ nghĩa là khi nhiệt độ mơi trường tăng, điện áp thuận trên diode giảm, làm cho Q6 và Q7 phân cực ít hơn. Do đĩ, dịng điện tĩnh giảm, mạch hoạt động ổn định theo nhiệt độ. Ở trạng thái tín hiệu xoay chiều, điện trở phân cực thuận trên diode rất nhỏ. Do đĩ, tồn bộ tín hiệu vi được đưa đền cực B của Q6 và Q7 khơng bị suy hao. Khi cần tăng cơng suất, gắn thêm Q8 và Q9 để tăng hệ số khuyếch đại Các cặp transistor bổ phụ này thay nhau làm việc trong hai bán kỳ của tín hiệu. 4. Sơ đồ mạch khuếch đại cơng suất OCL 75
  73. 1. Thiết kế phần kế1. Thiết phần khuếch OCL cơng suất đại 1.1. Dạ C. THIẾT KẾ MẠCHTHIẾT ĐẠI OCL CƠNG KHUẾCH SUẤT 1 J1 ng mạchng cơ bản 2 3 C2 R1 R3 2K2 220 0,5W + (-) 30V 100 Q6 Q5 Q8 A1013 C2383 D718 100 C1 D1 R4 220 0.5W R15 0,5 3W J3 R13 3K3 R9 39K 1 Q1 Q2 1 C1815 X 2 2 IN + 76 C4 100M 4007 X 3 D2 OUT C5 C6 R5 R17 R2 473 220 0.5W 0.5 3W 12K 102 R14 R8 R19 39K 1K D3 10 0.5W Bài 6 Q10 Q3 C1815 B688 Q4 Q7 OCL suất đạicơng khuếch Mạch : C2383 A1013 D4 C3 D5 100 R10 R7 R6 680 220 0.5W 220 0.5W D6 4007 X3
  74. Bài 6: Mạch khuếch đại cơng suất OCL 1.2. Đặc điểm: Khuếch đại cơng suất là tầng cuối cùng của thiết bị khuếch đại. Nĩ cĩ nhiệm vụ cung cấp cho tải một tín hiệu trung thực, nghĩa là ít méo phi tuyến và méo tần số. Phần tử khuếch đại trong tầng khuếch đại cơng suất cĩ thể là BJT hoặc Fet. Chúng phải cĩ khả năng làm việc với điện áp và dịng điện tương đối lớn; do đĩ, các transistor này thường gắn kèm phiến toả nhiệt. Thường làm việc ở chế độ A, B hoặc AB 1.3. Thiết kế: Vấn đề được đặt ra ở đây là từ yêu cầu mạch cần khuếch đại cần cơng suất ra trên tải là bao nhiêu?, với hiệu suất là bao nhiêu?, các thơng số ảnh hưởng đến mạch khuyếch đại là gì? Từ những yêu cầu đĩ ta mới cĩ thể tính tốn và thiết kế. Điều kiện của mạch bổ phụ: Q8 và Q9 là hai transistor cĩ cùng cơng suất, cĩ cùng hệ số khuyếch đại, được chế tạo cùng một chất, Q8 là transistor NPN, Q9 là transistor PNP 1.3.1. Chọn transistor bổ phụ,nguồn sử dụng,tải Để PLmax thì VCC và ICmax phải lớn , tuy nhiên VCC , ICmax khơng tăng vơ hạn vì bị hạn chế bởi các thơng số kỹ thuật của linh kiện được chọn làm mạch khuếch đại Chọn cơng suất cực đại ra trên tải : PLmax = 75W Chọn tải RL = 8 Vcc PLmax = Vcc => Vcc = PLmax.2 RL =34,6 V 2RL Chọn nguồn cĩ điện áp VCC = 35V = 25 2 => chọn biến áp đơi 25V 77
  75. Bài 6: Mạch khuếch đại cơng suất OCL Vcc35 V ICmax = RL 8 ICmax = 4,3A Cơng suất thực tế cung cấp cho mạch bởi nguồn Icmax Vcc 35 Pcc 2. Vcc . 2. Vcc 2.35. =98W RL RL * Từ các tính tốn trên ta chọn các giá trị trong mạch Chọn biến áp đơi : 25V – 5A Chọn cơng suất ra cực đại trên tải : PLmax = 75W Chọn tải : RL = 8 Chọn cặp transistor bổ phụ cĩ ICmax cho phép lớn hơn hay bằng ICmax thiết kế Ở đây chọn cặp transistor bổ phụ D718 và B 688 (ICmax = 8A) 1.3.2. Chọn Re ổn định nhiệt Khi nhiệt độ mội trường tăng, các dịng IC, IE của BJT tăng làm điểm tĩnh Q mất ổn định, nên cần phải chọn điện trở RE để ổn định nhiệt Mặt khác chọn Re sao cho cơng suất tiêu tán trên Re là thấp nhất, ta chọn Re V E1 0,8  R E1 4,33 I E1 Chọn RE1 = R12 = R13 = 0,5 Mạch ghép dalington nên chọn RE 2 >> RE1 để đảm bảo dịng từ Q8 đổ qua Q6 là lớn nhất Chọn RE 2 = R10 = R11 = 220 B688 và D718 là hai transistor cơng suất, chọn hfe = 20 Ta cĩ : ICmax = 4,3A 4,3 0,2A I BQ8 20 Chọn cặp transistor bổ phụ C2383 ,A1013 làm transistor thúc tầng cơng suất Chọn hfe = 100 0,2A IICQ68 BQ 2mA I BQ6 100 100 100 Hệ số khuếch đại của mạch ghép dalington :  = 1.2 = 100.20 = 2000 1.3.3. Phân cực cho cặp darlington Ở đây ta dùng điện áp thuận trên 3 Diode làm điện áp phân cực thay cho vai trị phân cực của Rb, khi nhiệt độ mơi trường tăng điện áp thuận trên Diode giảm dẫn đến hai nhánh Darlington được phân cực ít hơn, nghĩa là dịng điện tĩnh giảm, nhờ đĩ tự động ổn định điểm làm việc, đối với tín hiệu xoay chiều, thì gần như tồn bộ tín hiệu đều được đưa đến cực B, khơng bị hao hụt. 2.Thiết kế phần khuếch đại thúc: 2.1. Dạng mạch cơ bản Chọn hfe4 = 100 =>IBQ4 = 0,2mA 78
  76. Bài 6: Mạch khuếch đại cơng suất OCL 2.2. Đặt điểm: Mạch khuếch đại thúc là mạch khuếch đại lớp A, tín hiệu ra đảo pha so với tín hiệu vào. Tổng trở ra của mạch khuếch đại này là tổng trở của mạch cơng suất đẩy kéo darlington. Tín hiệu sau khi qua tầng thúc sẽ được đưa đến cực B của 2 transistor Q6 và Q7 của tầng khuếch đại cơng suất 2.3. Thiết kế: Để dịng Base cực đại ít làm ảnh hưởng đến dịng phân cực DC ở tầng trước ta nên chọn ic = ICQ4 = 10.IBQ6 = 2.10 = 20mA Với hệ số khuếch đại hfe =100, phân cực sao cho transistor Q4 dẫn ở chế độ A 1 Chọn Rb .Re 10 Rb = 2.2k Re = 220 3. Thiết kế phần khuếch đại vi sai ngõ vào: Dạng mạch cơ bản: 79
  77. Bài 6: Mạch khuếch đại cơng suất OCL * Đặc điểm: Khuếch đại vi sai là một dạng khuếch đại DC đối xứng, cĩ hai ngõ vào và hai ngõ ra. Ngõ vào cĩ thể chọn bất đối xứng: Vi1, Vi2 (so với đất) hay đối xứng Vi = Vi1 – Vi2 Mạch khuếch đại vi sai là mạch khuếch đại tín hiệu nhỏ rất nhạy. Mạch vi sai cĩ tác dụng chống nhiễu đồng pha(CMRR) rất tốt, phân cực ổn định, khơng bị trơi theo nhiệt độ và nguồn cung cấp. Cĩ thể dùng nguồn dịng khơng đổi để tăng tín hiệu vào cách chung (CMRR) Điều cần chú ý ở dạng mạch này là tỉ số CMRR. Tỉ số CMRR càng cao mạch càng cĩ tính triệt nhiễu tốt. Tín hiệu vào bộ khuếch đại vi sai được phân thành hai loại * Tín hiệu vào cách chung (common mode signal): (i0 là tín hiệu cần triệt tiêu) ii12 i 0 2 nếu i2 = i1 i0 = i1 = i2 i = 0 ie2 = ie1 nếu i2 = -i1 i0 = 0 i = 2i2 ie2 = -ie1 dịng iL (iout) R ii C . Le2 RRCL 80
  78. Bài 6: Mạch khuếch đại cơng suất OCL * Tín hiệu vào vi sai (differential input signal): là tín hiệu cần khuyếch đại Tỉ số tín hiệu đồng pha CMRR R 2Rh b eib h CMRR fe R 2(h ) ib h fe Rb Khi thiết kế mạch vi sai thường bỏ qua vì (2Re >> ) hfe Cĩ thể thay Re bằng một BJT Q3 cĩ cùng loại bán dẫn với Q1, Q2 Nhận xét: Re càng lớn, tỉ số CMRR càng cao, khả năng chống nhiễu tốt, tuy nhiên nếu tăng Re quá lớn thì khơng bảo đảm được điều kiện phân cực cho mạch. Để bảo đảm phân cực DC đồng thời tăng CMRR ta nên thay Re bằng nguồn dịng dùng Q3 cùng loại bán dẫn với Q1, Q2 . Về mặt AC điện trở tương đương giữa cực C và E của Q3 cĩ giá trị lớn do đĩ tăng CMRR Thiết kế : Yêu cầu thiết kế được đặt ra ở đây là mạch phải cĩ tính triệt nhiễu tốt, hoạt động ổn định, khơng bị trơi theo nhiệt độ. Chọn cách thiết kế sử dụng nguồn dịng khơng đổi để tăng tín hiệu vào cách chung (CMRR). 3.3.1. Chọn hệ số hồi tiếp Từ cơng thức tính độ méo dạng: f = / (1 + k.Av) Trong đĩ: f = 0.5%, 81
  79. Bài 6: Mạch khuếch đại cơng suất OCL  = 10% k.Av = 19 Độ lợi áp vịng kín là: chọn Vi = 0,9 v Avf = Vcm/Vi = 35/0,9 39 Hế số hồi tiếp: k = R4/R3 Mặt khác: Avf = Av /(1 - k.Av) 1/k (k.Av >>1) ==> k = 1/Avf = 1/39 ==> R8 = 39.R9 Chọn Q1, Q2 cĩ hfe = 100 Ta cĩ: IBQ4 = 0,2 mA, chọn ICQ1>>IBQ4 Chọn ICQ1= 1mA Vcc 0,7 I = CQ1 Rb 2Re (1 hfe ) Để ICQ ít bị ảnh hưởng bởi hfe của BJT Chọn 2RE >> RB /(1 +) Vcc 0,7 35 0,7 ==>ICQ = = => 2Re = 34,3K Mạch tương đương vi sai 2Re 2Re Mặt khác khi thiết kế để mạch hoạt động ổn định ta nên chọn RB = 2Re / 10 = 35K chọn RB = 39K Để cặp vi sai đối xứng về DC , ta chọn RB = R2 = R7 = 39K =>R6 = 1K Hệ số hồi tiếp của mạch vi sai: R61 k 0,025 R7 39 3.3.2. Chọn nguồn dịng thay cho Re Chọn tỉ số CMRR =40 dB Ta cĩ : Rb 2Re hib hfe Re CMRR (*) Rb Rb 2(hib ) hib hfe hfe Rb 2Re >> hib hfe Nếu chọn ICQ1 =ICQ2 = 10mA VT25 mA => hie m. . hfe .100 25 10mA I EQ hie 25 hib 2,5  hfe 100 82
  80. Bài 6: Mạch khuếch đại cơng suất OCL Re Từ (*) 100 hib 390 Để cĩ CMRR thì Re >> hib + 390 => Re >> 39k Nếu chọn ICQ1 =ICQ2 = 1mA thì => hie =2500 , hib = 25 => Re >> (25 + 390).100 = 41,5K Nhận xét: Nếu tín hiệu vào cĩ biên độ thay đổi thì Re cũng phải thay đổi theo để bảo đảm tỉ số CMRR ổn định,nếu tầm thay đổi của biên độ mức tín hiệu từ 10mA đến 1mA thì Re thay đổi từ 39K đến 41,5K Nên thay Re bằng một nguồn dịng khơng đổi Ơ đây ta chọn ICQ3 = 2mA 2,1 0,7 => R4 VVD BEQ3 700  2mA I CQ3 Chọn R4 = 680 Chọn ID >> IBQ3 ,chọn ID = 3mA 35 2,1 => RK5 VVCC D 11  3mA I D Chọn R5 = 12K D. KHẢO SÁT CÁC TẦNG KHUẾCH ĐẠI 1. Cơng suất Cơng suất cung cấp bởi nguồn: VI.2. VI.2. P CC max P CC max 0 0 Cơng suất tiêu thụ trên tải U 2 0011max max .10000 78.5 PUIn max max 4 22RL Hiệu suất PU PU n max 0 n max 0  . .100 0  . .100 0 PE0 4 C PE0 4 C Hiệu suất mạch OCL lớn nhất khi Umax=VCC/2  .10000 78.5 max 4 00 2. Tầng khuếch đại cơng suất một biên mắc CC 2.1. Dạng mạch cơ bản: Để nâng cao hệ số khuếch đại và điện trở vào, cĩ thể ghép thêm transistor phối hợp hoặc ghép darlington. Tải RL thường được mắc ở cực E. Do đĩ, mạch transistor phức hợp hoạt động như một tầng khuếch đại mắc CC 83
  81. Bài 6: Mạch khuếch đại cơng suất OCL 2.2. Hàm truyền: Tầng Q2 mắc CC cĩ tổng trở vào lớn. R h (1 h ). R h . R R h (1 h ). R h . R (*) i2 iE 2 fE 2 L fE 2 L i2 iE 2 fE 2 L fE 2 L Độ lợi dịng I I E2 E2 Ai 1 h f h f Ai 1 h f h f 2 I EE222 I EE22 B2 B2 Ap dụng mạch tương đương BJT mắc CC, vẽ sơ đồ tương đương xoay chiều cho tầng Q1: nhìn điện trở vào tầng Q2 Tổng trở vào của transistor phức hợp R 11 i2 ri h i ( h f 1)( // R i ) h f .( // R i ) h f . EEEE1 122 1 1 h0 h 01 Ri h 0 EEEE1 1 2 1 Do Ri2 rất lớn, nên khơng thể bỏ qua vai trị mắc song song của 1/hoE1. Theo (*) RL ri h f h f EE12 1 hfL . h0 . R EE21 Khi hfE2.hoE1.RL <<1 thì ri h f h f R L EE12 Điện trở vào của mạch khuếch đại cơng suất 1 biên mắc CC Ri Rb// ri Do ri rất lớn nên Rb đĩng vai trị quyết định trong mạch Độ lợi dịng của tầng Q1 II A EB12 i1 IISS 84
  82. Bài 6: Mạch khuếch đại cơng suất OCL Trong đĩ: IE (1 h f ). I B ( ) 11E1 Is được xác định từ điện áp vào vi = Is.(RB // ri) = IB1.ri cho nên: Ir. Rr II Bi1 . Bi SB1 (RB // r i ) R B Từ đĩ ==> ( ) RB Ahif (1 ). 1 E1 RrBi Độ lợi dịng của tồn mạch: Rb Rb A A. A (1 hfe )(1 hfe ). hfe . hfe . i i12 i 1 2Rb ri 1 2 Rb ri Nếu bỏ qua tác động phân dịng của Rb thì độ lợi dịng của transistor ghép darlington là: Ai h f. h f EE12 Độ lợi áp: Av = 1 2.3. Nhận xét: Mạch khuếch đại mắc darlington kiểu CC cĩ hệ số khuếch đại dịng lớn và điện trở vào lớn. Mạch bỏ qua vai trị phân dịng của Rb nên độ lợi dịng của mạch này đạt giá trị lớn nhất Nếu dùng trasistor cặp transistor bổ phụ B688 và D718 cĩ hfe1 = 20,và cặp tranisitor A1013, C2383 cĩ hfe2= 100 thì hệ số khuếch đại Ai = 2000 3. Tầng khuếch đại cơng suất đẩy kéo 3.1. Hàm truyền Mỗi khối đẩy kéo bao gồm 2 transistor mắc kiểu CC ghép darlington. Do mỗi khối darlington chỉ hoạt động ở mỗi bán kỳ, nên hệ số khuếch đại dịng Ai cũng chính là hệ số khuếch đại dịng của mỗi mạch darlington ghép CC Ai hfe12. hfe Tổng trở vào của tồn khối khuếch đại cơng suất đẩy kéo là gồm tổng trở của hai mạch ghép darlington kiểu CC mắc song song nhau Ri 1 R hfe. hfe . RL 8 K  2212 với: hfe1= 20, hfe2 = 100, RL =8 3.2. Nhận xét: Ở chế độ tĩnh ic21 ic chạy ngược chiều nhau nên tự triệt tiêu nhau, mạch đạt trạng thái cân bằng và điện áp trên tải bằng 0 Mạch gồm hai nhánh đẩy kéo nên cần thiết phải cân bằng nhau vì vậy ta chỉ cần tính một nhánh. Trong đĩ VCC chỉ là điện áp của một nguồn Ai = hfe1 . hfe2 Nếu chọn transistor cơng suất B688 và D718, hfe1 = 20 Nếu chọn transistor thúc tầng cơng suất C2383 và A1013, hfe2 = 100 Độ lợi dịng: 85
  83. Bài 6: Mạch khuếch đại cơng suất OCL Ai = 2000 4. Hàm truyền tồn mạch cĩ hồi tiếp: Do mạch đối xứng nên, mỗi transitor lần lượt dẫn ở mỗi bán kỳ của tín hiệu, mạch tương đương như một transistor khuếch đại ở chế độ lớp A Transistor tương đương : hfe = 2000 Với dịng icmax tương đương: icmax = 8,6A Vcc tương đương : Vcc = 70V Trở kháng tải : RL =8 Để đạt maxswing: 1 I ic4,3 A CQ 2 max VCE =0 Vcc 70 Rc Re 16 ic 4.3 tương đương tồn mạch E. Khảo sát thực nghiệm Modul thí nghiệm: 1> Tính tốn lý thuyết: Tính các giá trị sau: + Cơng suất cung cấp bởi nguồn + Cơng suất tiêu thụ trên tải + Hiệu suất + Độ lợi áp của mạch Av + Độ lợi áp của mạch khi cĩ hồi tiếp Avf 2> Lắp ráp mạch, đo đạc đáp ứng giá trị thực tế của mạch Dùng nguồn phát là đầu đĩa CD. Kiểm tra tín hiệu ra loa. 3> Đánh giá kết quả: Nhận xét 86