Điện - Điện tử - Mạch tổ hợp: Arithmetic Circuits

Nội dung text: Điện - Điện tử - Mạch tổ hợp: Arithmetic Circuits

1. DIGITAL SYSTEMS Lecture 5 Mạch tổ hợp: Arithmetic Circuits
2. Nội dung 1. Mạch cộng (Carry Ripple (CR) Adder) 2. Mạch cộng nhìn trước số nhớ - (Carry Look- Ahead (CLA) Adder) 3. Mạch cộng/ mạch trừ 4. Đơn vị tính toán luận lý (Arithmetic Logic Unit)
3. 1. Mạch cộng Carry Ripple (CR)
4. Mạch cộng bán phần (Half Adder) • Cộng 2 số 1 bit có 4 trường hợp Số nhớ Tổng x Mạch cộng 1 bit có tổng và số y nhớ như thế này được gọi là mạch cộng bán phần (HA) Sơ đồ mạch
5. Mạch cộng nhị phân song song • Cộng những số có 2 hoặc nhiều bit – Cộng từng cặp bit bình thường – Nhưng ở vị trí cặp bit i, có thể có carry-in từ bit i-1 Số hạng Số hạng Tổng (Sẽ cộng Số vào vị trí nhớ kế tiếp)
6. Thiết kế một bộ cộng toàn phần (Full Adder) Bộ cộng toàn phần (FA) – 3 ngõ vào (2 ngõ vào cho 2 số 1-bit cần tính tổng, và 1 ngõ vào cho số nhớ đầu vào (carry-in) – 2 ngõ ra (1 ngõ ra cho tổng và 1 cho số nhớ đầu ra (carry-out)
7. Thiết kế một bộ cộng toàn phần (Full Adder) Bảng sự thật Biểu tượng
8. Thiết kế một bộ cộng toàn phần (Full Adder) Si x i  y i  c i Bảng sự thật ci 1 x i y i x i c i y i c i cci IN cci 1 OUT
9. Thiết kế một bộ cộng toàn phần (Full Adder) Si x i  y i  c i ci 1 x i y i x i c i y i c i cci IN cci 1 OUT Biểu tượng Biểu tượng khác Sơ đồ mạch
10. Thiết kế một bộ cộng toàn phần (Full Adder) • Sử dụng lại HA c x y c() x  y Si x i  y i  c i i 1 i i i i i x y Sơ đồ mạch HA Sơ đồ chi tiết Sơ đồ khối
11. Mạch cộng Carry Ripple (CR) • Sơ đồ biểu diễn mạch cộng 4 bit song song sử dụng full adder
12. Mạch cộng Carry Ripple • Mạch FA bắt đầu với việc cộng các cặp bit từ LSB đến MSB – Nếu carry xuất hiện ở vị trí bit i, nó được cộng thêm vào phép cộng ở vị trí bit thứ i+1 • Việc kết hợp như vậy thường được gọi là mạch cộng carry-ripple – vì carry được “ripple” từ FA này sang các FA kế tiếp – Tốc độ phép cộng bị giới hạn bởi quá trình truyền số nhớ
13. Mạch cộng Carry Ripple • Mỗi FA có một khoảng trễ (delay), giả sử là • Độ trễ phụ thuộc vào số lượng bit – Carry-out ở FA đầu tiên C1 có được sau – Carry-out ở FA đầu tiên C2 có được sau => Cn được tính toán sau • Mô hình carry look ahead (CLA) thường được sử dụng để cải thiện tốc độ
14. 2. Mạch cộng nhìn trước số nhớ Carry Look-Ahead (CLA) Adder
15. Hiệu năng • Tốc độ của mạch bị giới hạn bởi độ trễ lớn nhất dọc theo đường nối trong mạch – Độ trễ lớn nhất được gọi là critical-path- delay – Đường nối gây ra độ trễ đó gọi là critical path
16. Carry Look-Ahead (CLA) Adder • Cải thiện tốc độ mạch cộng – Xác định nhanh giá trị carry-out ở mỗi lần cộng với carry-in ở lần cộng trước sẽ có giá trị 0 hay 1 • Mục tiêu: giảm critical-path-delay
17. Carry Look-Ahead (CLA) Adder • Hàm xác định carry-out ở lần cộng thứ i ci+1= xiyi + xici + yici = xiyi + (xi + yi)ci • Đặt gi = xiyi và pi = xi + yi => ci+1= gi + pici  gi = 1 khi cả xi và yi đều bằng 1, không quan tâm ci  g được gọi là hàm generate, carry-out luôn được generate ra  pi = 1 khi xi = 1 hoặc yi = 1; carry-out = ci  p được gọi là hàm propagate, vì carry-in = 1 được propagate (truyền) ở lần cộng thứ i
18. Carry Look-Ahead (CLA) Adder • Xác định carry-out của mạch cộng n bit cn =gn-1 + pn-1cn-1 Mà cn-1 =gn-2 + pn-2cn-2 cn=gn-1 + pn-1(gn-2 + pn-2cn-2) cn=gn-1 + pn-1gn-2 + pn-1pn-2cn-2 • Tiếp tục khai triển đến lần cộng đầu tiên cn=gn-1+pn-1gn-2+pn-1pn-2gn-3+ +pn-1pn-2 .p1g0+pn-1pn-2 .p1p0c0
19. Carry Look-Ahead (CLA) Adder
20. Carry Look-Ahead (CLA) Adder • Ví dụ: Trường hợp cộng 4 bit C1 = G0 + P0.C0 C2 = G1 + P1.G0 + P1.P0.C0 C3 = G2 + P2.G1 + P2.P1.G0 + P2.P1.P0.C0 C4 = G3 + P3.G2 + P3.P2.G1 + P3P2.P1.G0 + P3P2.P1.P0.C0
21. Mạch cộng CR - critical path Độ trễ 3 cổng đối với Độ trễ 5 cổng đối với Tóm lại, Độ trễ 2n+1 đối với mạch cộng Carry Ripple n-bit
22. Mạch cộng CLA - critical path Độ trễ 3 cổng đối với Độ trễ 3 cổng đối với Độ trễ 3 cổng đối với C1 = G0 + P0.C0 C2 = G1 + P1.G0 + P1.P0.C0 Độ trễ tổng cộng cho mạch cộng CLA n-bit là độ trễ 4 cổng - gi, pi: độ trễ 1 cổng - Ci: độ trễ 2 cổng - Độ trễ 1 cộng còn lại là do tính tổng s
23. Giới hạn của CLA • Biểu thức tính carry trong mạch cộng CLA cn=gn-1+pn-1gn-2+pn-1pn-2gn-3+ +pn-1pn-2 .p1g0+pn-1pn-2 .p1p0c0 CLA là giải pháp tốc độ cao (2 level AND-OR) • Độ phức tạp tăng lên nhanh chóng khi n lớn  Hierrachical approach để giảm độ phức tạp • Fan-in issue có thể hạn chế tốc độ của CLA  Thiết bị có vấn đề với fan-in issue (vd: FPGA) thường kèm mạch riêng để hiện thực mạch cộng nhanh
24. 3 Adder/ Subtractor
25. Mạch cộng/ trừ • X,Y là 2 số không dấu n-bit • Phép cộng: S = X + Y • Phép trừ: D = X - Y = X + (-Y) = = X+ (Bù 2 của Y) = X+ (Bù 1 của Y) + 1 = X+ Y’+ 1
26. Mạch trừ • Mạch cộng Carry Ripple có thể được dùng để xây dựng mạch trừ Carry Ripple bằng cách đảo Y và đặt số nhớ đầu tiên là 1
27. Tràn (Arithmetic Overflow) • Overflow là khi kết quả của phép toán vượt quá số bit biểu diễn phần giá trị – n bit biểu diễn được số từ -2n-1 đến +2n-1-1 – Overflow luôn luôn cho ra 1 kết quả sai => Mạch để xác định có overflow hay không
28. Ví dụ về arithmetic overflow • Với số 4 bit, 3 bit giá trị và 1 bit dấu O O • Overflow không xuất hiện khi cộng 2 số trái dấu
29. Arithmetic overflow • Overflow có thể phát hiện được (từ ví dụ ở slide trước) Overflow = c3 + c4 Overflow = c3 c4 • Với n bit Overflow = cn-1 cn • Mạch cộng/ trừ có thể bổ sung mạch kiểm tra overflow với 1 cổng XOR
30. Ví dụ • Thiết kế một mạch cộng/ trừ với 2 ngõ điều khiển ADD và SUB – ADD = 1: mạch cộng 2 số trong 2 thanh ghi A và B – SUB = 1: mạch thực hiện phép trừ số B-A Chú ý: Trong một lúc chỉ một trong hai ngõ ADD, SUB bằng 1
31. 4 Arithmetic Logic Unit (ALU)
32. ALU • ALUs có thể thực thi nhiều toán tử và hàm logic khác nhau – Các toán tử và hàm được xác định bởi một mã ngõ vào Inputs S2 S1 S0 Function 0 0 0 F = 0000 0 0 1 F = B – A – 1 + Cin 0 1 0 F = A – B – 1 + Cin 0 1 1 F = A + B + Cin 1 0 0 F = A B 1 0 1 F = A + B 1 1 0 F = A * B 1 1 1 F = 1111
33. Any question?